ВУЗ: Не указан
Категория: Не указан
Дисциплина: Не указана
Добавлен: 05.08.2026
Просмотров: 59
Скачиваний: 0
Рисунок 2.4.1 – моделирование в режиме Timing
Так как моделирование в режиме Timing приближено к реальности и отображает задержки переключателя, из-за чего результат немного искажается от идеального. Сравнивания рисунок 2.4.1 и таблицу истинности 2.1.1, можно сделать вывод, что результаты совпадают.
На рисунке 2.4.2 представлено моделирование схемы в режиме Functional.
Рисунок 2.4.2 моделирование в режиме Functional
Один временной интервал равняется 100 наносекунд. Если сравнивать моделирование в режиме Functional, то оно полностью совпадает с таблицей истинности.
2.5 КОД НА VHDL
Ниже представлен код схемы на VHDL: library ieee;
use ieee.std_logic_1164.all; entity DC_10_4vhd is port(
a:in std_logic_vector(3 downto 0); E:in std_logic;
x:out std_logic_vector(9 downto 0)); end;
architecture sync of DC_10_4vhd is begin
process(all) begin
11
if E = '1' then case a is
when "0000" => x <= "0000000001"; when "0001" => x <= "0000000010"; when "0010" => x <= "0000000100"; when "0011" => x <= "0000001000"; when "0100" => x <= "0000010000"; when "0101" => x <= "0000100000"; when "0110" => x <= "0001000000"; when "0111" => x <= "0010000000"; when "1000" => x <= "0100000000"; when "1001" => x <= "1000000000"; when others => x <= "0000000000"; end case;
end if;
end process; end;
E, a[3..0] – является входами, x[9..0] – выходами, выдающими результат схемы.
2.6 СХЕМА ДЛЯ КОДА HDL
На рисунке 2.6.1 представлена схема для кода HDL в RTL viewer.
12
Рисунок 2.6.1 – схема из RTL viewer для кода HDL
13
1.7 МОДЕЛИРОВАНИЕ УСТРОЙСТВА, ОПИСАННОГО КОДОМ HDL
На рисунке 2.7.1 представлено моделирование кода в режиме Timing.
Рисунок 2.7.1 – моделирование схемы в режиме Timing
Из рисунка можно увидеть, что есть полная схожесть с таблицей истинности, а так же с моделированием по схеме.
14
3.ПРИОРИТЕТНЫЙ ШИФРАТОР 8-3
3.1ТАБЛИЦА ИСТИННОСТИ
Втаблице 3.1.1 приведена таблица истинности для приоритетного шифратора 8-3(8 входов и 3 выхода).
Таблица 3.1.1 – таблица истинности приоритетного шифратора 8-3
|
|
|
|
Входы |
|
|
|
|
|
|
Выходы |
|
|
||||
E |
|
|
|
|
x |
|
|
|
|
|
a |
|
|
|
G |
E0 |
|
|
7 |
6 |
5 |
|
4 |
|
3 |
2 |
1 |
0 |
2 |
1 |
|
0 |
|
|
|
0 |
x |
x |
x |
|
x |
|
x |
x |
x |
x |
0 |
0 |
|
0 |
|
0 |
0 |
1 |
0 |
0 |
0 |
|
0 |
|
0 |
0 |
0 |
1 |
0 |
0 |
|
0 |
|
1 |
0 |
1 |
0 |
0 |
0 |
|
0 |
|
0 |
0 |
1 |
x |
0 |
0 |
|
1 |
|
1 |
0 |
1 |
0 |
0 |
0 |
|
0 |
|
0 |
1 |
x |
x |
0 |
1 |
|
0 |
|
1 |
0 |
1 |
0 |
0 |
0 |
|
0 |
|
1 |
x |
x |
x |
0 |
1 |
|
1 |
|
1 |
0 |
1 |
0 |
0 |
0 |
|
1 |
|
x |
x |
x |
x |
1 |
0 |
|
0 |
|
1 |
0 |
1 |
0 |
0 |
1 |
|
x |
|
x |
x |
x |
x |
1 |
0 |
|
1 |
|
1 |
0 |
1 |
0 |
1 |
x |
|
x |
|
x |
x |
x |
x |
1 |
1 |
|
0 |
|
1 |
0 |
1 |
1 |
x |
x |
|
x |
|
x |
x |
x |
x |
1 |
1 |
|
1 |
|
1 |
0 |
1 |
0 |
0 |
0 |
|
0 |
|
0 |
0 |
0 |
0 |
0 |
0 |
|
0 |
|
0 |
1 |
3.2 ФОРМУЛА
= ∩ ( 7 6 5 4 3 2 1 0) 0 = ∩ 7 ∩ 6 ∩ 5 ∩ 4 ∩ 3 ∩ 2 ∩ 1 ∩ 0
0 = ∩ ( 7 7 ∩ 6 ∩ 5 7 ∩ 6 ∩ 5 ∩ 4 ∩ 3 7 ∩ 6 ∩ 5 ∩ 4 ∩ 3 ∩ 2 ∩ 1)
1 = ∩ ( 7 7 ∩ 6 7 ∩ 6 ∩ 5 ∩ 4 ∩ 3 7 ∩ 6 ∩ 5 ∩ 4 ∩ 3 ∩ 2)
2 = ∩ ( 7 7 ∩ 6 7 ∩ 6 ∩ 5 7 ∩ 6 ∩ 5 ∩ 4)
3.3 ФУНКЦИОНАЛЬНАЯ СХЕМА
На рисунке 3.3.1 представлена функциональная схема.
15