Файл: Теория и техника передачи данных и телеграфия учебник..pdf

ВУЗ: Не указан

Категория: Не указан

Дисциплина: Не указана

Добавлен: 09.04.2024

Просмотров: 210

Скачиваний: 1

ВНИМАНИЕ! Если данный файл нарушает Ваши авторские права, то обязательно сообщите нам.

будет появляться с задержкой на время, равное tcTY, где к — чис­ ло разрядов в регистре, а 7у =1//у. Поэтому регистр сдвига можно рассматривать как дискретную линию задержки. Несом­ ненное достоинство линии задержки, построенной на регистре

сдвига, в том, что путем изменения

значения к имеется возмож­

ность получить практически любое время задержки.

 

Если выход регистра замкнуть с его входом, т. е. переключа­

тель П на рис. 2.11а поставить в

положение

I I , то

образуется

схема так называемого кольцевого

регистра

сдвига.

Кольцевым

a) fn

Рис. 2.12.

регистром такое устройство называется потому, что «1», запи­ санная в одну из ячеек, с частотой /у будет непрерывно продви­ гаться по регистру, замкнутому в кольцо. Поочередно через время, равное кТу, каждая ячейка на время, равное Ту, будет переходить в состояние «1». В момент перехода каждой ячейки памяти из состояния «1» в состояние «О» на ее выходе появляется сигнал (рис. 2.11в), который опрокидывает следующую ячейку регистра в состояние «1» и, кроме того, может быть использован в качестве выходного сигнала.

Для того чтобы автоматически восстановить нормальную ра­ боту кольцевого регистра сдвига при пропадании «I» или появ­ лении больше одной «1» в замкнутом кольце, регистр замыкается в кольцо через логическую схему. На рис. 2.12а приведена-в ка­ честве примера схема двухтактного кольцевого регистра, замк­

нутого

в кольцо через логическую схему (схема ИЛИ,

ячейка

памяти

# Я і

и схема

запрета Я32).

Данная схема

обеспечивает

запись

«1»

в ячейку

памяти Я Я 3

лишь

тогда, когда все

ячейки

регистра находятся в

состоянии «О». В

этом случае

(рис.

2.126)


в ячейку памяти ЯП\ «1» не записывается и поэтому на ее вы­

ходе при считывании

не появляется запрещающий сигнал и «1»

с ячейки запрета Я32

переписывается

в ячейку памяти # Л 3 .

Если в кольцевом

регистре сдвига

использовать только один

выход, например последний, то получим устройство, которое

называется импульсным

делителем

 

частоти.

 

Действительно,

на последнем

выходе

(рис. 2.126)

импульсы

будут появляться

•с частотой /вых=/у!к,

 

где

к—число

разрядов

регистра,

замк­

нутых в кольцо. Отношение к=/у //вых называется

коэффи­

циентом

деления

делителя.

Делители

на

регистрах

сдвига

рекомендуется

применять

в

том случае,

если

в качестве дис­

кретных

элементов

используются

магнитные

элементы.

 

 

а)

Рг1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

f/ы

 

Рг2

 

 

 

 

 

 

 

 

 

 

і

;

* *

 

 

 

 

H ' 1

н и щ и т и

і 1 " 111111 і 1 111111

fgj

1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 , t

 

Рис. 2.13.

Построение регистров сдвига на большое число разрядов на практике встречает ряд трудностей, связанных в основном с фор­ мированием продвигающих импульсов большой мощности. Чтобы избежать этих трудностей, а также с целью экономии элементов при построении делителей частоты с большим коэффициентом деления применяют последовательное (рис. 2.13) или параллель­ ное (рис. 2.14) соединение делителей на кольцевых регистрах сдвига, которые имеют небольшое число разрядов. Их построе­ ние не вызывает трудностей на практике. Как при последова­ тельном, так и при параллельном включении делителей общий коэффициент деления равен произведению коэффициентов деле­ ния каждого включенного регистра*) . Поэтому последователь­ ное и параллельное включение делителей дает значительную экономию элементов при построении делителей с большими ко­ эффициентами деления.

При последовательном соединении регистров Pel

и Ре2

(рис. 2.1 Зо) выходные сигналы предыдущего делителя

исполь-

*)

При параллельном включении данное условие справедливо

только

в том

случае, если коэффициенты деления регистров не равны и не

кратны

друг другу.

 


зуются в качестве продвигающих импульсов для последующего делителя. Временные диаграммы, поясняющие работу указан­ ного делителя, приведены на рис. 2.136. Реализация делителя при последовательном включении несколько проще, чем при па­ раллельном включении кольцевых регистров. Однако и парал­ лельное включение регистров находит применение, так как схе­ мы с подобным включением обладают большими логическими возможностями и позволяют производить не только деление ча-

Рис. 2.14.

стоты следования, но и формирование последовательностей импульсов в виде регулярно повторяющихся пачек импульсов.

Поясним

это на примере

функциональной схемы

(рис. 2 . 14а) .

Если

в

данной

схеме

использовать

только

одну

логическую

схему

И

( # i , # 2 или Иг),

на входы

которой

подключено по од­

ному

выходу регистров

Pel

и Рг2, то на ее выходе

(рис. 2.146)

получим

частоту

следования f'BUX

. Данная схема является

делителем с коэффициентом

деления /с = к 1 к 2 = 3• 4 = 12. Если ж е

включить все три схемы И

(И), И2 и Из) и схему ИЛИ так, как

показано на рис. 2.14а, то получим устройство, на выходе кото­ рого формируется последовательность повторяющихся пачек им­ пульсов /вых (рис. 2.146).

В качестве делителей частоты на практике широкое примене­ ние находят регистры сдвига с логическими обратными связями. Наибольшее распространение получили регистры с обратной

связью через сумматор по модулю 2, которые

могут принимать

2і — 1 состояний, т. е. они могут генерировать

все ^-элементные

комбинации, за исключением нулевой. Такие регистры получили название рекуррентных регистров сдвига [11, 40, 49]. Они позво­

ляют реализовать делители частоты следования импульсов с пе­

ременным

коэффициентом деления к, равным от 1 до 2 - — 1 , где

£—-число

разрядов регистра, охваченных обратной связью.

При реализации аппаратуры на потенциальных,

в том числе

и на интегральных, микромодулях целесообразно

использовать

у

р р п

 

Г

 

 

 

 

 

п

 

h

m

Тг1 гР! П

н

н-

' п

 

 

Тг?

 

 

 

!

 

і

і

 

г

 

 

 

 

 

 

 

 

щ

 

 

 

 

 

ТгЬ v

і

,

:

, і ( і ї м

 

ї м

,

ї ї

і

і

і

Н

t

 

г

^

М

t

 

 

 

 

 

I I I ! І і

і I J !" I I I I ! 1

1

 

-)'

!

I

I

1

1

1 1

l l

/

flux

П

!

1

1 1 1 1 1 1 і

і і

1 П 1 1

1 1 1 1

1 і

і

і

і П

і

 

 

 

 

 

Рис.

2.15.

 

 

 

 

 

 

 

делители, построенные в виде двоичных счетчиков. Схема двоич­ ных счетчиков представляет последовательное соединение £ триг­ геров со счетным входом. Частота изменения сигнала на £-м

выходе

счетчика ( £ = 1 , 2,

|) меньше в

2і раз,

т. е. такой

счетчик

можно рассматривать

как делитель с коэффициентом де­

ления к 2і. Любое значение

коэффициента

деления

от 1 до 2 Е

можно получить на выходе логической схемы И на і входов, если к ним подключить выходы разрядов двоичного счетчика в соот­ ветствии с двоичным числом, равным коэффициенту деления. На рис. 2.15а приведена схема делителя, которая состоит из дво­ ичного счетчика на четыре разряда и схемы И на четыре входа. К этим входам подключаются выходы разрядов счетчика в соот­ ветствии с числом 13 в двоичной форме счисления (1011). Выход схемы И подключается к двоичному счетчику таким образом,, чтобы сигнал, который появится на ее выходе, сбрасывал счет­ чик в состояние 0000 (рис. 2.156). При указанной схеме вклю­ чения двоичного счетчика со схемой И образуется делитель


с коэффициентом деления к = 1 3 . Для получения другого значе­ ния коэффициента деления в пределах от 1 до 16 достаточно изменить схему соединений выходов разрядов счетчика со вхо­ дами схемы И.

2.3.4. Распределители устройств управления

Распределителями называют устройства, имеющие / выходов, сигналы на которых выделяются поочередно с одинаковым сдви­ гом to, определяемым частотой управляющих импульсов.

Распределители в оконечной аппаратуре служат для форми­ рования рабочих циклов передачи и приема, а также для рас­ пределения элементов кодовых комбинаций по ячейкам памяти накопителей передатчика и приемника.

Как передающий, так и приемный распределители можно реализовать на основе кольцевого регистра сдвига (см. рис. 2 . 11а) . Для того чтобы эти регистры сдвига выполняли функции распределителя, необходимо:

подать управляющие импульсы с частотой, равной скоро­

сти телеграфирования (/у=/уп = Л/, Ty = t0);

число разрядов в регистре выбрать равным числу элемен­ тов в кодовой комбинации I;

записать в регистр только одну «1»;

•— использовать все / выходов регистра.

В этом случае в распределителе на каждом его выходе сиг­ нал будет появляться через время, равное Но (рис. 2.116), а сдвиг между сигналами, появляющимися на соседних выходах, будет равен t0= 1//уп.

Иногда возникает необходимость в построении таких распре­ делителей, которые должны запускаться внешним сигналом только на один цикл работы. В этом случае используются ре­ гистры, не замкнутые в кольцо. Запуск подобного распредели­ теля осуществляется путем записи «1» в первый разряд регистра сдвига.

В состав устройства управления обычно включаются пере­ дающий и приемный распределители. В том случае, когда аппа­ ратура не предназначена для работы по дуплексной схеме, в управляющем устройстве может быть только один распредели­ тель, который поочередно, в соответствии с работой аппаратуры, выполняет функцию как приемного, так и передающего распре­ делителя.

Работа передающего распределителя поясняется рис. 2.16а, б.

Поступающая от кодирующего устройства очередная кодовая комбинация запоминается на ячейках памяти накопителя. Под воздействием выходных сигналов распределителя (рис. 2.166) элементы кодовой комбинации последовательно считываются на


выход в канал связи. Таким образом, передающий распредели­ тель преобразует кодовую комбинацию из параллельной в после­ довательную форму и формирует как длительность каждого эле­

мента

^о. так и длительность цикла передачи ТПер Но ('на рис. 2.16

1 = 5).

Поэтому частота следования управляющих импульсов

передающего распределителя должна быть равна скорости теле­

графирования

(/уп = ЛГ ).

 

 

 

 

 

 

 

 

 

 

 

Работа приемного

распределителя

поясняется рис.

2.16в, г.

Поступающие

из

канала

посылки

кодовой

 

комбинации

(рис. 2.16в) подаются

на один

из входов

схем

И,

 

на второй вход

а)

Ра определитель

6)

4h

 

 

 

 

 

 

 

 

'УҐ1

 

 

 

 

 

 

 

 

 

 

 

 

 

н/

 

 

 

 

 

 

I

I I

 

 

 

 

л

 

 

 

 

 

 

 

 

L i

-1 и1

 

і i_i

 

 

-t

 

Накопите

ль

8ыход

 

П і

 

ш

 

"

h

H -

-t

 

 

 

 

 

3

І І ІHJ

 

 

" h

h

-t

Ц

копирующее

 

4

li4 -і1

hI

іI

И

 

 

і "

і

-t

 

у строастбо

 

5

і

 

 

м

Н

~t

 

Распределитель

 

г)

4

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

і7

;5

 

 

 

 

 

 

 

 

.t

 

 

 

4 <

 

1

1

 

 

 

 

1 1

І

 

 

 

 

 

 

'0x00

 

 

 

 

-t

 

 

 

 

 

Сорос

2

 

 

 

 

 

 

 

-t

 

 

 

 

 

 

З

 

T t i

 

 

44-

 

•t

 

 

 

 

 

 

 

 

 

т і

 

 

 

•t

 

 

 

 

 

 

 

 

 

 

 

 

 

-t

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Накопитель

т

 

 

?

5

 

 

 

 

 

-t

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Рис. 2.16.

 

 

 

 

 

 

 

 

 

 

которых поступают выходные сигналы с приемного распредели­ теля. Благодаря такой схеме каждый элемент кодовой комбина­ ции распределяется по ячейкам памяти накопителя в заданном порядке. В конце каждого цикла, т. е. после приема 5-й посылки кодовой комбинации, все ее элементы в параллельной форме считываются на вход декодирующего устройства. Схемы И сов­ местно с распределителем в рассмотренном примере выполняют роль регистрирующего устройства, т. е. по принятым, в том числе и искаженным, посылкам принимается решение о значении при­ нимаемого элемента. Таким образом приемный распределитель может участвовать в регистрации посылок, осуществляет преоб­ разование кодовой комбинации из последовательной в парал­ лельную форму и производит отсчет длительности каждого эле­ мента кодовой комбинации ^> и длительность цикла Тщ, = 1і0 (на