Файл: Шляпоберский В.И. Основы техники передачи дискретных сообщений.pdf

Возможность подключения к выходу транзисторного ключа входов нескольких управляемых ключевых схем определяется его нагрузочной способностью. Чем выше нагрузочная способность, т. е. чем большее число входов управляемых ключей может быть подключено к выходу

рядка нескольких десятков. При поступлении на ключ

Iтоком, протекающим по цепи: + Е6—Ri—Д—Rz—

7'2 выбирается более мощным. При этом условии тепло­

ного транзистора меньше, чем соответствующее отноше­ ние у отдельных транзисторов, и в этом смысле приме­ нение составного транзистора для построения ключей более эффективно.

§ 2.4. У Н И В Е Р С А Л Ь Н Ы Е ЛОГИЧЕСКИЕ Э Л Е М Е Н Т Ы И И Х К Л А С С И Ф И К А Ц И Я

Операции логического умножения и логического сло­ жения реализуются простейшими переключательными

60

схемами — многовходовыми диодно-резистивными клю­ чами, а третья логическая операция—инверсия или ло­ гическое отрицание (НЕ) — реализуется посредством транзисторных ключей. Таким образом, используя элект­ ронные ключи, можно построить любое сколь угодно сложное переключающее устройство.

Учитывая свойство обратимости логических схем И и ИЛИ, для построения переключательных схем достаточ­ но использовать только два логических элемента из трех основных, а именно: элементы И и Н Е или ' элементы ИЛИ и НЕ. Каждую пару указанных элементов можно объединить и получить универсальный логический эле­ мент, при помощи 'которого можно построить любую пе­

Рис. 2.17. Схемы универсальных логических элемен­ тов

мулой Y=XiX2 и работает в соответствии с табл. 2.8, а универсальный элемент И Л И — Н Е иа два входа (рис. 2.176) описывается структурной формулой Y=Xi + X2 и работает в соответствии с табл. 2:9. Условное обозначе­ ние универсальных элементов, используемое при начер­ тании функциональных схем, показано на рис. 2.17s и г. Здесь и далее используются обозначения рис. 2.\7в.

В общем случае при наличии п входов структурные

01

В зависимости от структуры связи между логически­ ми элементами и способа построения схем И и И Л И раз­ личают следующие виды универсальных логических эле­

мых для построения переключательных схем, образуются системы транзисторной логики с непосредственными свя­

62

та следует выбирать так, чтобы выполнялись условия на­ дежного запирания последующего транзистора при от­ крытом (насыщенном) предыдущем и насыщение после­ дующего при запертом предыдущем.

В качестве примера, поясняющего использование универсальных транзисторных элементов с НС для по­ строения переключательных схем, на рис. 2.19 приведена

Рис._2.19. Схемы устройства, реализующего операцию y = i ( X , + X l ) • ( Х , + Х 2 ) на элементах И Л И — Н Е

функциональная схема устройства, реализующего опера­ цию «отрицание равнозначности». Основное преимущест­ во элементов ТЛНС — их простота. К недостаткам сле­ дует отнести: зависимость устойчивости работы от раз­ броса характеристик транзисторов и их температурных изменений, сравнительно небольшое быстродействие, обусловленное работой транзисторов в режиме глубокого насыщения.

На рис. 2.20а приведена схема универсального диод- но-транзисторного элемента, образованного соединением многовходового диодного ключа, реализующего опера­ цию И для сигналов высокого уровня, с транзисторным ключом, выполняющим функцию инвертора НЕ . Такой элемент реализует операцию И — НЕ . Он обладает более высоким быстродействием и имеет большее число входов, чем транзисторный элемент (рис. 2Л8), и поэтому чаще применяется на практике.

Рассмотрим физику работы схемы рис. 2.20а. Пара­ метры схемы RIT R, RQ И +Е5 выбираются так, чтобы обеспечивалось надежное запирание и открывание (на­ сыщение) транзистора Т2 в зависимости от значений входных сигналов. Если на все четыре входа диодного

63

зан только одни — Т \ ) , то на базу транзистора То подает­ ся отрицательный потенциал, обеспечивающий насыще­ ние транзистора. Как только хотя бы один из управляю­ щих транзисторов перейдет в состояние 0 и на один из

большое положительное напряжение, надежно запираю­ щее его.

Пользуясь эквивалентной схемой рис. 2.206, получим следующие условия запирания транзистора Tz:

6 4