Файл: Шляпоберский В.И. Основы техники передачи дискретных сообщений.pdf
ВУЗ: Не указан
Категория: Не указан
Дисциплина: Не указана
Добавлен: 10.04.2024
Просмотров: 198
Скачиваний: 2
Все рассмотренные выше двоичные счетчики являют ся суммирующими, т. е. такими, в которых каждый по следующий импульс складывался со всеми предыдущи ми, образуя на триггерах следующее двоичное число. Для
Усттюдщ исхсктр-
Рис. 8.15. Схема двоичного счетчика со сквозной цепью переноса
Уст.„Г
а—
Вхммп
г а /а /а
—Ы—Ы—Ы—ч)^
Рис. 3.16. Схема двоичного вычитающего счетчика
этого перед подачей входных импульсов все триггеры счетчиков специальным импульсом устанавливаются в исходное «нулевое» состояние и на входы межкаскад ных схем И подаются выходы «единичных» плеч тригге ров (см. рис. 3.14, 3.15).
Если все триггеры счетчика установить в состояние 1 и соответствующий вход межкаскадных схем И соеди нить с нулевым выходом триггера, то такой счетчик ста новится вычитающим (рис. 3.16). Работа вычитающего счетчика происходит в порядке, записанном в табл. 3.2. При подаче на вход первого импульса триггер 7^ перей дет в состояние 0 и вместо числа 1111 (пятнадцать) в счетчике зафиксируется число 1110 (четырнадцать). Вто рой входной импульс уменьшит зафиксированное в счет чике число еще на одну единицу и т. д.
1 23
T А Б Л И Ц А |
3.2 |
|
|
Реверсивными |
являют |
||||||||||
Число вход |
Состояние |
триггеров |
ся такие счетчики |
импуль |
|||||||||||
сов |
Л |
т, |
т, |
|
т, |
сов, |
которые |
|
в |
зависимо |
|||||
ных импуль |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
сти |
от |
сигнала, |
посту |
||||||
0 |
1 |
1 |
1 |
|
1 |
пающего |
на |
|
|
управляю |
|||||
|
щую |
|
схему, |
работают |
на |
||||||||||
1 |
1 |
1 |
1 |
|
0 |
|
|||||||||
|
сложение |
или |
на |
вычита |
|||||||||||
2 |
1 |
|
|
|
1 |
||||||||||
1 |
0 |
|
ние. Реверсивный |
счетчик |
|||||||||||
3 |
1 |
1 |
0 |
|
0 |
PC, помимо входа, на ко |
|||||||||
4 |
1 |
0 |
1 |
|
1 |
торый |
подаются |
подсчи |
|||||||
5 |
1 |
0 |
1 |
|
0 |
тываемые |
импульсы, |
дол |
|||||||
|
жен |
иметь еще |
|
два |
вхо |
||||||||||
6 |
1 |
0 |
0 |
|
1 |
|
|||||||||
|
да: |
один |
для |
подачи |
сиг |
||||||||||
7 |
|
0 |
0 |
|
0 |
нала, |
переводящего |
счет |
|||||||
8 |
0 |
1 |
1 |
|
1 |
чик в |
режим |
|
сложения, |
||||||
9 |
0 |
1 |
1 |
|
0 |
другой — для подачи сиг |
|||||||||
10 |
0 |
1 |
0 |
|
1 |
нала, |
переводящего |
счет |
|||||||
|
чик в |
режим |
|
вычитания |
|||||||||||
11 |
0 |
1 |
0 |
|
0 |
|
|||||||||
|
(рис. |
3.17). |
|
|
|
|
|
|
|||||||
12 |
0 |
0 |
1 |
|
1 |
Реальные |
|
схемы |
|
PC |
|||||
13 |
0 |
0 |
1 |
|
0 |
обычно имеют только |
два |
||||||||
14 |
0 |
0 |
0 |
|
1 |
входа: BxW |
и Вх(~\ |
Пер |
|||||||
15 |
0 |
0 |
0 |
|
0 |
вый сигнал, |
поступающий |
||||||||
|
на |
Вх(+\ |
|
переключает |
|||||||||||
16 |
1 |
1 |
1 |
|
1 |
|
|||||||||
|
схему PC в режим сложе |
||||||||||||||
|
|
|
|
|
|
||||||||||
|
|
|
|
|
|
ния |
импульсов, |
после |
че |
||||||
|
|
|
|
|
|
го все |
последующие |
|
им |
||||||
пульсы суммируются. Первый |
сигнал, |
поступающий |
на |
||||||||||||
переключает |
PC |
в |
режим вычитания, |
|
после |
чего |
|||||||||
остальные |
импульсы |
вычитаются. |
Поочередное |
поступ |
|||||||||||
ление импульсов на ВхМ |
и Вх(~) не |
|
изменяет |
|
значение |
||||||||||
результата |
предыдущего |
подсчета. |
|
|
|
|
|
|
|
|
|
Шина стенал
Шина дычитания
Рис. 3.17. Функциональная схема реверсивного счетчика
124
Схема PC имеет два выхода: |
Вых^ и |
Вых^. |
Если |
коэффициент счета PC равен К, |
то сигнал |
на BbixW |
по |
явится только в том случае, когда число входных им пульсов, поступивших на Вх1+\ превысит число поступив
ших на Вх<-~) импульсов |
на /(. Условия появления |
сигна |
|
ла на Вых^~~> аналогичны. Управляющая схема |
счетчика |
||
состоит из триггера Ту, |
элемента задержки Д |
и |
схемы |
ИЛИ. Остальные элементы, входящие в схему рис. 3.17, составляют собственно счетчик.
Реверсивный счетчик работает следующим образом.
При |
поступлении |
импульса на BxW |
триггер Ту |
уста |
|||
новится |
в положение |
1 и на шине сложения |
возникнет |
||||
высокий |
потенциал, |
открывающий |
схемы |
И ь |
И 3 . . . |
||
(схемы |
И2 , |
И 4 . . . при этом |
будут заперты). В |
положении |
|||
О триггер Ту открывает схемы И2 , И/„ ... и запирает |
схемы |
||||||
И ь И3 , ... |
задержки Д |
|
|
|
|
||
Элемент |
необходим |
для того, |
чтобы |
триггер 7\ срабатывал при установившемся значении уп равляющего напряжения на шинах сложения и вычита ния, подаваемого с выходов триггера Ту. Первый им пульс, поступивший на 5х<+>, вызовет переключение триг
гера Т\, и если |
он находился в |
состоянии 0, |
через |
схе |
мы H i и ИЛИ |
поступит импульс, переключающий |
триг |
||
гер Г2 . Очередное срабатывание |
триггера Т2 |
произойдет |
||
только после поступления на |
еще двух |
импульсов. |
При поступлении на B,v<+) серии импульсов схема рис. 3.18а будет работать как суммирующий счетчик и им-
11
ТИ \\
Л
Рис. 3.18. Принципиальная схема реверсивного счетчика
пульс на выходе появится только после поступления под ряд 2™ импульсов, где п — число счетных триггеров в схеме.
При подаче импульсов на Бх-Н схема рис. 3.17а пе реходит в режим вычитающего счетчика.
125
На рис. 3.18 представлена принципиальная схема по строенного на элементах И — Н Е реверсивного счетчика с коэффициентом счета по каждому входу, равным 8.
При подаче на вход двоичного счетчика (обычно сум мирующего) непрерывно следующих импульсов он пре вращается в импульсный делитель частоты. Так, трехкаскадный счетчик является делителем на 8, четырехкаскадный — на 16, я-каскадный — на 2". Однако в ряде случаев, например в аппаратуре передачи дискретных сообщений, требуются делители, коэффициенты деления которых не равны целой степени числа 2. Предположим, что необходимо построить делитель на 12. Для этого не обходимо преобразовать схему четырехкаскадного дво ичного счетчика (см. рис. 3.14) так, чтобы исключить че тыре из 16 возможных устойчивых состояния, т. е. что бы один выходной импульс появлялся при поступлении на вход только 12 импульсов. В общем случае задача сводится к возможности получения делителя с таким ко эффициентом деления К, чтобы
2"-' < K < 2 " , |
(3.1) |
т. е. в «-каскадном двоичном делителе необходимо ис ключить 2 " — К состояний.
Одним из путей, решающих эту задачу, является вве дение в делитель обратных связей, с помощью которых выходные импульсы с одного (или нескольких) тригге
ров подаются на вход одного (или нескольких) |
преды |
дущих триггеров. Так, в «-каскадном двоичном |
счетчи |
ке при подаче выходного импульса п-го триггера |
на вход |
Рис. 3.19. Бинарные делители с коэффициентом
деления, не кратным целой степени 2: |
|
|
а) |
функциональная схема делителя на |
( 2 m — 1 ) ; |
б) |
функциональная схема делителя на |
2т~<(2'—1) |
1 26
первого (рис. 3.19а) коэффициент деления уменьшается
на 1 (К=2П—1), |
при подаче на вход второго — на 2 |
||
(К = 2П—2), |
а |
при подаче на вход третьего — на |
4 (К = |
= 2 1 1 — 4 ) |
и т. д. Если обратная связь охватывает |
I триг |
геров из общего числа п (рис. 3.196), то коэффициент деления равен:-
|
К=2п-'(2С— |
1) . |
(3.2) |
На основе сказанного можно сформулировать сле |
|||
дующее |
общее правило: введение в n-каскадном |
делите |
|
ле одной |
обратной связи, |
охватывающей i триггеров, |
уменьшает общий коэффициент деления на 2 ' n - i ' . Следо вательно, посредством одной обратной связи в счетчик (делитель) записывается какое-то число, и цикл счета начинается с этого числа, составляя лишь дополнение до 2". Таким образом, введением обратных связей в п- каскадном делителе можно получить любой коэффициент
деления от (2П-1-{-\) |
до (2n —-1). |
При практической реализации делителя частоты не |
|
обходимо на вход |
соответствующего триггера (тригге |
ров) подать только один импульс обратной связи, сме щенный по времени относительно входных импульсов, поступающих на данный триггер.
Другим способом получения делителя с любым ко эффициентом деления Кг, определяемым по (3.1), явля ется способ выделения Ki-vo состояния с последующей установкой делителя в исходное положение. Способ реа лизуется с помощью схемы И, на входы которой подклю чается единичный или нулевой выход всех триггеров де лителя, причем у триггеров, которые после поступления Ki-ro входного импульса принимают значения 1, подклю чаются единичные выходы, а у триггеров, которые нахо дятся в состоянии 0, — нулевые. Например, для построе ния делителя на 12 необходимо на два входа схемы И
(рис. |
3.20) |
подать |
единичные |
выходы триггеров 7"4 и |
|
Т3, |
а |
на два других |
— нулевые |
выходы триггеров Т2 и |
|
Ti. |
Выход |
схемы И |
соединяется |
со входом «Уст. 0» всех |
|
триггеров |
исходного |
состояния |
(установка делителя). |
При таком включении на все четыре входа схемы И по дается высокий потенциал только после поступления на вход делителя 12-го импульса (см. табл. 3.1). Для обе спечения смещения по фазе импульсов установки исход ного состояния и входных импульсов на пятый вход схе мы И подаются тактовые импульсы ТИ2 (при этом пред-
127
полагается, |
что входные импульсы |
поступают |
в |
фазе |
THi). Схема |
рис. 3.20 является делителем на 12, |
так |
как |
|
после каждого двенадцатого импульса |
все триггеры |
сиг- |
имп. • |
151 |
Вх. |
< |
(Щ) |
|
/>ис. 3.20. |
Принципиальная схема делителя на 12 |
с логической обратной связью
налом со схемы И устанавливаются в исходное нулевое состояние, и 13-й импульс фиксируется, как первый.
Преимуществом рассматриваемого способа построе ния двоичных делителей по сравнению со способом об ратных связей является то, что для получения любого коэффициента деления достаточно использовать всего одну схему И, в то время как в предыдущем способе мо жет потребоваться введение нескольких обратных свя зей. В качестве счетного триггера рекомендуется исполь зовать схему рис. 3.12а.
Кольцевой счетчик представляет собой сдвигающий регистр, в котором всегда только одна ячейка (триггер) находится в состоянии 1; сдвиг 1 происходит под дей ствием поступающих на вход импульсов. На рис. 3.21а представлена схема кольцевого счетчика на 3, построен ного на основе сдвигающего регистра с двухтактным управлением. В такой схеме регистр замкнут в кольцо— выход последнего триггера подан на вход первого. Пе ред началом работы счетчика триггеры 7Л, 7"2 и Т3 уста навливаются в исходное состояние специальным импуль сом: Т± — в состояние 1, Т[ , Тъ Т'г ; Т3 и Г3 ' — в состоя ние 0. Продвижение по регистру только одной 1 осуще ствляется за счет последовательного сброса каждого триггера сигналом с последующей схемы И, опрашивае мой промежуточным тактом. Такой счетчик, после на чальной установки, позволяет получить три последова тельности выходных' импульсов, фазы которых будут смещены на период следования входных импульсов.
128
счетный |
|
|
flf |
р- |
, d=L |
|
|
||
Промеж. е |
_ 1 |
П |
|
|
такт * |
|
|
|
|
Щпанобко*i—1 da. сост
Выходы
|
дат---™ |
Установка |
[У |
исх. сост. |
|
Счетный •§ |
|
Ага? |
Г {> |
л л . |
1 —1 |
Рис. 5.2/. Схемы кольцевых счетчиков на 3:
а) управляемого промежуточным тактом; б) управ ляемого входным счетным триггером
В кольцевых счетчиках с достаточно большим коэф фициентом счета (7<>10) промежуточные такты приме нять нецелесообразно. В этом случае входные импульсы лучше подавать на счетный триггер (рис. 3.216), две фа зы выходных импульсов которого 'используются как счетные и продвигающие.
Врассмотренных схемах кольцевых счетчиков сос
тояние 1 с последнего триггера передается на первый, т. е. регистр как бы замкнут в кольцо и для правильной работы требуется начальная установка исходного состоя ния триггеров. В тех случаях, когда это выполнить не возможно или когда исходное состояние устанавливает ся автоматически, счетчик дополняется схемой «восста новления единицы». Хотя такие счетчики и называются кольцевыми, но регистр у них не замыкается в кольцо и состояние 1 на вход первого триггера передается не с последнего триггера, а под действием очередного вход
ного импульса, поступившего |
после того, как схема' вос- |
5—156 |
' 129 |
• v. •