Файл: Шляпоберский В.И. Основы техники передачи дискретных сообщений.pdf
ВУЗ: Не указан
Категория: Не указан
Дисциплина: Не указана
Добавлен: 10.04.2024
Просмотров: 205
Скачиваний: 2
редается в канал |
связи. В течение времени от U до U ра |
||||
нее набранная |
|
комбинация |
разрушается |
(сигналом |
|
|
\ м1П п |
|
*е П |
|
|
Г |
1 |
h |
п |
|
t |
|
п |
|
|||
|
|
|
|
|
|
f |
t |
|
|
п |
t |
|
|
t |
|||
|
|
|
|
*п |
t |
|
|
|
|
|
|
Сигн. на |
|
п |
п |
|
t |
Вх. Т8 |
\г |
п |
п |
|
|
|
|
t |
|||
|
\ |
г 1 |
1 |
1 |
|
Сигн. |
t |
||||
шени'я ндВр\ |
|
П |
|||
комВинпц. |
|
|
|
|
t |
Рис. 3.32. Диаграмма работы передающего |
|
||||
устройства |
при передаче |
комбинации 10011 |
|
«.Уст. 0» в момент t'5 ) и подается новая комбинация для передачи в канал связи за следующий цикл работы рас пределителя.
§ 3.4. Д Е Ш И Ф Р А Т О Р Ы
Дешифратором |
ДШ |
называется |
устройство, |
выде |
|
ляющее (расшифровывающее) поступающие |
на его вход |
||||
кодовые слова. Такие дешифраторы |
иногда |
называются |
|||
комбинационными. |
Различают комбинационные |
дешиф |
|||
раторы с параллельным |
и последовательным вводами ин |
формации. На рис. 3.33а показана схема дешифратора с
|
|
|
6h |
|
X, |
1 |
1 |
-у, |
|
1 |
|
|
||
|
ДШ |
-Иг |
|
|
|
2 |
J |
|
'г |
|
i |
|
И, |
|
|
|
- 4 |
||
|
|
|
|
|
Рис. |
3.33. Схемы дешифратора |
на два входа: |
|
|
и) структурная; б) |
принципиальная |
|
142
двумя |
входами |
и |
|
четырьмя |
|
Т А Б Л И Ц А |
3.3 |
|
||||||
|
|
|
|
|
|
|
||||||||
выходами, |
рассчитанного |
на |
|
X |
|
|
Уз |
У. |
||||||
параллельный |
ввод |
|
информа |
|
|
|
||||||||
|
|
|
|
|
|
|
||||||||
ции. Выходной |
|
сигнал, напри |
|
|
|
|
|
|
||||||
мер, |
на |
шине |
У2, |
|
появится |
0 |
0 |
1 |
0 |
0 |
0 |
|||
только |
IB том |
'Случае, |
если |
на |
1 |
0 |
0 |
1 |
0 |
0 |
||||
вход поступит |
|
комбинация |
10 |
|||||||||||
|
0 |
1 |
0 |
0 |
1 |
0 |
||||||||
(табл. 3.3). Лри этом сигналы |
||||||||||||||
|
|
|
|
|
|
|||||||||
на других |
выходах |
|
равны |
0. |
1 |
1 |
0 |
0 |
0 |
1 |
||||
Остальные |
три |
возможные |
|
|
|
|
|
|
||||||
комбинации входных |
сигналов |
|
|
|
|
|
|
обнаруживаются по появлению выходных сигналов на соответствующих шинах.
Если для каждой |
комбинации входных сигналов |
(0 |
и 1) имеется соответствующая выходная шина, то |
де |
|
шифратор называется |
полным. |
|
Увеличение числа входов приводит к усложнению де шифратора, так как возрастает число возможных вход ных комбинаций и соответственно число выходов. На пример, дешифратор с параллельным вводом информа
ции при .1 входах (по числу разрядов в кодовом |
слове) |
||
имеет N—2n |
выходных шин. |
|
|
На рис. 3.336" представлена |
принципиальная |
схема |
|
ДШ на два входа, состоящего |
из четырех схем И и двух |
||
инверторов |
для формирования |
сигналов Ху и Хъ |
прини |
мающих значение 1 при входных переменных, равных 0. Дополненные инверторами схемы И образуют как бы четыре логических элемента, дешифрирующих каждую входную комбинацию в отдельности. Следовательно, пол
ный дешифратор можно |
рассматривать |
как совокуп |
|
ность TV логических |
схем |
ЛСь ЛСг, .. ., JICN, |
каждая из |
которых рассчитана |
на |
соответствующую |
комбинацию |
входных сигналов. При наличии входных сигналов в пря мом и инвертированном видах схема ЛС* представляет собой схему И на п входов, на которую входные сигна лы, принимающие значение 1, подаются в прямом коде, а принимающие значение 0 — в инвертированном. Схема построенного таким образом дешифратора на три входа представлена на рис. 3.34. Дешифраторы на п входов и
состоящим из |
N = 2n |
логических схем называются одно |
ступенчатыми |
или |
матричными. |
Если использовать только двухвходовые схемы И, то дешифратор на 3 входа будет содержать две ступени
143
дешифрации (рис. 35а). Увеличение числа входов по требует увеличения количества ступеней.
do У, Иг Я3 % Hi ds У,
-х,
3
Рис. 3.34. Одноступенчатый дешифратор трех элементного кода
Если на первой ступени на схемы И подаются толь ко два первых разряда кода, на второй ступени к ним
добавляется |
третий и т. д. |
(рис. 3.35а), то дешифраторы |
называются |
пирамидальными. |
\В них .каждая последую |
щая ступень содержит большее число схем И. Рассматри вая схему И как ключ на два входа, схему пирамидаль ного ДШ можно изобразить так, как показано на рис. 3.356. Такое начертание схемы более наглядно иллю стрирует пирамидальный характер ее построения.
Если в многовходовом дешифраторе входные сигналы разбить на группы и подать на несколько отдельных де шифраторов, а выходные сигналы этих дешифраторов подать на схемы И объединяющих ступеней, то получим ступенчатые дешифраторы. При этом в качестве ДШ первой ступени целесообразно использовать ДШ с мини мальным числом входов (2 или 3). Для построения сту пенчатых дешифраторов требуется меньшее число эле ментов. Это преимущество в наибольшей степени прояв ляется по мере увеличения числа входных сигналов. Так,
например, при |
я = 8 |
!(./V=256) дешифратор |
строится |
трехступенчатым |
(рис. |
3.36). Первая ступень |
содержит |
четыре дешифратора, каждый на два входа. Ступень объединения состоит из двух групп двухвходовых схем И, каждая из которых объединяет четыре входных сиг нала. Последняя ступень объединяет восемь входных сигналов (рис. 3.36а). Для построения такого ДШ по требуется 16 + 32 + 256 = 304 двухвходовых схем И. Ес-
1 4 4
ли же его строить одноступенчатым, то потребуется 256 восьмивходовых схем И (рис. 3.366). На рис. 3.37 приведена часть схемы такого дешифратора, на которой
о) Яt хг |
xt хг хг хг |
Xf Х? X3 Aj |
|
|
Г-==Ь-г. |
- |
1 |
tF - == F B => ; ^ |
|
|
= Ф - 5 |
|
|
= ==DИ- «М |
|
|
i = M |
Х,Х?Х3 X,XfX3 Х,ЩХ3 X,X2X3 X,X?X3 X,X,X3 X,XfC3 x,x2x3
Рис. 3.35. Двухступенчатый дешифратор (пирами дальный) трехэлементного кода
показаны два входных дешифратора на два входа каж дый и объединяющая их ступень схем И.
Выбор схемы построения дешифратора зависит от того, на каких элементах она реализуется. Для построе-
145
а) |
|
|
|
ния схем И в |
дешифраторах |
|||||||||
|
|
|
могут |
использоваться |
дио |
|||||||||
|
|
|
|
|
||||||||||
|
|
|
|
|
ды, |
транзисторы, |
|
|
универ |
|||||
|
4 |
|
/ |
\ |
сальные |
логические |
элемен |
|||||||
|
/ \ |
ты И — Н Е |
|
( И Л И — Н Е ) , |
||||||||||
|
магнитные элементы, |
а |
так |
|||||||||||
|
|
|
|
|
же их комбинации. Широкое |
|||||||||
|
|
|
|
|
распространение |
|
получили |
|||||||
|
|
255 шины |
диодные |
дешифраторы |
как |
|||||||||
|
|
наиболее |
простые |
.и |
надеж |
|||||||||
|
|
|
|
|
||||||||||
|
[З^я |
ступень тмы |
И |
ные. На рис. 3.38 показана |
||||||||||
|
схема |
диодного |
матричного |
|||||||||||
|
16 шин |
|
16 шин |
дешифратора |
|
четырехэле- |
||||||||
|
2-я |
ступень ыемыИ\ |
ментного кода. |
|
Принимае |
|||||||||
|
|
|
|
|
мая |
кодовая |
комбинация с |
|||||||
//шины |
4 шины |
4 шины 4 шины выхода |
|
накопителя |
|
.(набор |
||||||||
|
|
|
|
|
ного устройства — |
триггеры |
||||||||
ДШ, |
Mltt |
ДШ, |
|
Т\—74) |
|
подается |
|
на |
гори |
|||||
|
зонтальные шины |
дешифра |
||||||||||||
|
|
|
|
|
тора |
в |
виде |
положительных |
||||||
|
|
|
|
|
потенциалов. |
Если |
|
элемент |
||||||
|
|
|
|
|
кодовой |
комбинации |
ра |
|||||||
Рис. |
3.36. |
Многоступенчатый |
вен |
1, |
|
то |
положительный |
|||||||
дешифратор |
|
|
потенциал |
подается |
на |
|||||||||
|
|
|
|
|
соответствующие |
|
|
|
шины |
|||||
прямого |
кода |
(Хи Хъ Х3 |
и Х^), если же принимаемый |
|||||||||||
элемент равен 0, то положительный |
потенциал |
подается |
||||||||||||
ка шины инвертированного |
кода |
(Xi, |
Х& Х3 |
и Х,к). |
Вход |
ные сигналы на дешифратор удобнее всего подавать с накопителя, построенного на статических триггерах. При этом единичный выход триггера подается на шину X,-, а нулевой — на шину X,-.
Напряжение Ei, примерно равное напряжению пита ния триггеров накопителя £ ю появится на одной из вер тикальных шин дешифратора только в том случае, если на все подключенные к соответствующей шине диоды подается напряжение Ек с триггеров накопителя. При подаче на один из диодов напряжения Е0, равного оста точному напряжению на коллекторе открытого транзи стора, выходное напряжение определяется падением на пряжения на открытых диодах iUn. Величина Un харак теризует напряжение помехи матричного дешифратора. Значение Un будет максимальным, когда на один из под-
146
Па XjX. Л»,
3 W „
-h
Рис. 3.37. Часть трехступенчатого дешиф ратора восьмиэлементного кода
|
m |
m |
|
7 |
7 7'777 7 7 7 7 |
7 7 |
|
7 7 |
7 7 |
ГС |
|
т . |
|
||
7 7 7 |
ГС |
7 7 |
|
гс |
|
ГС |
: 7 7 7 7
Рис. 3.38. Диодный матричный дешифра тор четырехэлементного кода
147
ключенных к вертикальной шине диодов подается нап ряжение Е0 (ии=ид), т. е. равно падению напряжения на одном диоде.
Каждая группа диодов, подключенных одним концом к вертикальной шине, а другим — к горизонтальным шинам, образует схему И, рассчитанную на дешифриро вание одной из 2" комбинаций элементов. Поэтому вы сокое выходное напряжение при любом положении триг геров накопителя может появиться только на одной вер тикальной шине, называемой выбранной. На остальных, невыбранных, шинах напряжение будет низким, не пре вышающим напряжение помехи дешифратора. Так, на пример, высокое напряжение на шине У7 :(см. рис. 3.38) будет появляться во всех случаях, когда принимается комбинация 1001 \(Х\, Х2, Х3, Х^).
Экономичность дешифратора характеризуется числом содержащихся в нем диодов. Так как одна схема И на п входов содержит п диодов, то число диодов Н полного матричного дешифратора на п входов
HM = Nn = n-2". |
(3.3) |
Схема диодного пирамидального дешифратора четырехзлементного кода представлена на рис. 3.39. Дешиф ратор содержит три ступени схем И, т. е. на одну сту пень меньше числа элементов дешифрируемого кода. По этому полный пирамидальный дешифратор /г-элементно-
п
го кода будет содержать V 2J схем И, а так как каж -
/ = 2
дая схема И содержит два диода, то общее число диодов дешифратора составит
tfnA |
= 2 V 2 A |
|
(3.4) |
Максимальная помеха |
на выходе |
пирамидального |
ДШ |
^ , м а к с = V ' f / д , , |
(3.5) |
где £/д , — падение напряжения на диоде i-й ступени схем И.
Число используемых в ступенчатых дешифраторах элементов (диодов) определяется схемой построения де нь