Файл: Дроздов Е.А. Многопрограммные цифровые вычислительные машины.pdf

тельно £ 0пПри низком уровне напряжения +3,5 в на всех трех входах

транзисторы Т1 ■— ТЗ закрыты, а транзистор Т4 открыт. Так будет до тех пор, пока хотя бы на один из входов транзисторов Т1 — ТЗ не поступит сигнал высокого уровня +4,2 в. В этом случае тран­ зистор, на который поступил сигнал высокого уровня, открывается, а транзистор Т4 закрывается. Ток, протекающий через транзи­ стор Т4, переключается в открывшийся транзистор.

В кремниевых транзисторах падение напряжения на переходе

0,45 в, недостаточна для поддержания в открытом состоянии тран­ зистора Т4. Порог его отпирания 0,7—0,8 в. Когда же открыт

+ 4,2 в, снимаются с эмиттерных повторителей, собранных на тран­ зисторах Т5 и Тб и служащих развязкой между переключателем тока и нагрузкой. Эмиттерные повторители обеспечивают высокую нагрузочную способность схемы, достигающую 25 аналогичных

и Тб. Это падение компенсирует смещение среднего значения на­

возможного условного изображения рассматриваемого элемента приведен на рис. 4.26, б.

Чтобы можно было увеличивать количество входов у схем типа показанной на рис. 4.26, а, в комплексы интегральных схем вклю­ чают расширители, подобные изображенному на рис. 4.26, в. Этот расширитель клеммами к и э может подсоединяться к одноимен­ ным клеммам токового переключателя.

Из всех применяемых в серийных образцах ЦВМ элементы на токовых переключателях пока самые быстродействующие. Типовые универсальные элементы, подобные изображенному на рис. 4.26, а, характеризуются средним временем задержки распространения

130

сигналов 4.ср= 2т-7 «сея при средней мощности рассеяния Рср = «=30-ъ40 -мег.

Схемы типа ТЛПТ, как и ТЛНС, РТЛ и РКТЛ, имеют невысо­ кую помехоустойчивость. Причем если у последних трех типов до­ пустимая статическая помеха £/п = 250ч-350 мв, то у схем на пере­ ключателях тока £/п~200 мв. Большей величиной этого параметра характеризуются диодно-транзисторные схемы и еще один тип транзисторных схем — транзисторно-транзисторные. У схем этих двух типов допустимая статическая помеха Un—500-г-1000 мв.

Транзисторно-транзисторные логические схемы (ТТЛ-схемы). Исследования различных структур транзисторов привели к созда­ нию так называемых многоэмиттерных транзисторов. Вид сверху

варианта взаимного расположения областей, например, трехэмиттерного транзистора показан на топологическом чертеже (рис. 4.27). В данной конструкции, несмотря на то, что эмиттеры объединены общей областью базы, между собой они практически не связаны. Транзисторы такого типа могут использоваться на входах усилителей-инверторов для реализации логических схем, аналогичных диодно-резисторным. В результате получаются ло­ гические схемы, подобные диодно-транзисторным, но имеющие на входе активные полупроводниковые приборы, позволяющие проще строить цепи управления выходными инверторами.

На рис. 4.28 приведена простейшая схема транзисторно-тран­ зисторного элемента И — НЕ. В такой схеме транзистор Т1 вклю­ чается так, что когда на все его эмиттеры подаются высокие уров­

131

и вводит его в режим насыщения. На коллекторе транзистора Т2 устанавливается низкий уровень потенциала (U0).

Транзистор Т2 закрывается, когда хотя бы на один из трех эмиттеров транзистора Т1 подается напряжение низкого уровня U0, близкое к нулевому. При этом соответствующий переход база — эмиттер транзистора Т1 смещается в прямом направлении, его ба­ зовый ток переключается в эмиттерную цепь и транзистор Т1 вхо­ дит в насыщение. Сопротивление перехода коллектор— эмиттер транзистора Т1 резко падает, что обеспечивает быстрое рассасы­ вание неосновных носителей из базы транзистора Т2 и его запира­ ние. В результате применения такого активного управляющего прибора на входе элемента отпадает необходимость в дополни­ тельном источнике смещения, как это имело место в диодно-тран­ зисторной схеме, например, приведенной на рис. 4.18.

Если высокие уровни входных и выходных сигналов принять за

код 1, то схема будет реализовать логическую функцию Р = х {х2хя. Одним из недостатков рассмотренной схемы с простым инверто­ ром является высокая чувствительность по отношению к отпираю­ щей транзистор Т2 помехе. Это объясняется тем, что в схеме по сути дела отсутствует дополнительный элемент, аналогичный диоду

В результате, когда на все входы многоэмиттерного транзистора подаются сигналы низкого уровня (70, являющиеся остаточными напряжениями на коллекторах открытых транзисторов выходных инверторов предыдущих логических схем, для отпирания транзи­ стора Т2 может оказаться достаточным дополнительный к уров­ ню Uo перепад напряжения, немного больший 0,1—0,2 в.

Другим недостатком данной схемы является опасность умень­ шения прямого тока базы выходного инвертора и, следовательно, недостаточно надежное управление им из-за возможности больших токов, текущих в подложку при обратно смещенных переходах база — эмиттер многоэмиттерного транзистора Т1. Если, напри­ мер, на один из входов транзистора Т1 подан высокий потенциал, то эти паразитные токи увеличивают ток, текущий от предыдущего управляющего инвертора, выдающего сигнал высокого уровня. В результате может иметь место неравномерность поглощения то­ ков элементами нагрузки, как в схемах с непосредственными свя­ зями. Это, в свою очередь, снижает нагрузочную способность вы­ ходных инверторов элементов.

Вследствие указанных недостатков в схемах логических элемен­ тов с многоэмиттерными транзисторами применяют более слож­ ные выходные усилители, например, подобные изображенному на рис. 4.29, а.

В этой схеме, как и в предыдущей, при высоких запирающих напряжениях на всех эмиттерах транзистора Т1 открыт транзи­ стор Т2. При этом током из эмиттера транзистора Т2 открывается выходной инвертор, собранный на транзисторе Т4. Транзистор же ТЗ находится в запертом состоянии. Это надежное запирание

132

обеспечивается благодаря наличию диода Д. Будучи включенным в эмиттерную цепь транзистора ТЗ, он повышает требуемое на­

-г-1)е. Разность между напряжениями на коллекторах транзисто­ ров Т2 и Т4 составляет примерно 0,7 в. Этого перепада оказывает­ ся недостаточно для отпирания перехода база — эмиттер транзи­ стора ТЗ и диода Д, поскольку порог срабатывания только каж­ дого из них составляет примерно 0,7—0,8 в.

При смещении в прямом направлении хотя бы одного перехода база — эмиттер транзистора Т1 транзисторы Т2 и Т4 закрыва­ ются. Высоким напряжением с коллектора Т2, близким к Ек, от­ крывается транзистор ТЗ, и на выходе устанавливается потенциал высокого уровня U\. Верхняя часть выходного усилителя, основу которой составляет транзистор ТЗ, работает на нагрузку как эмиттерный повторитель. В результате высокий и низкий уровни вы­ ходного напряжения формируются с помощью активных элемен­

Двухкаскадный усилитель данной схемы обладает высокой на­ грузочной способностью (достигающей 15 аналогичных схем) и ме­ нее чувствителен к неодинаковому потреблению токов многоэмиттерными транзисторами элементов нагрузки.

Время задержки распространения сигналов в таких схемах мо­ жет не превышать 15—20 нсек при средней мощности рассеяния

10—20 мет.

Изготовляются также и более экономичные транзисторно-тран­ зисторные схемы, характеризуемые мощностью рассеяния, не пре­ вышающей 2 мвг. Однако скорости переключения таких схем также ниже. Средняя задержка распространения у таких схем примерно 100 нсек.

Рассмотренный элемент является универсальным, реализующим операцию отрицания конъюнкции входных сигналов высокого уровня. Условное изображение его дано на рис. 4.29, б. На основе такого элемента можно строить сложные логические схемы типа И — ИЛИ — НЕ. Для этого предусматриваются дополнительные входы, обозначенные на рис. 4.29, а буквами к и э. К ним могут подключаться одноименные выходы вспомогательных схем-расши­

Т2 основного элемента и расширителя получаются схемы, подоб­ ные изображенной на рис. 4.29, д. Коэффициенты m и I объеди­ нения по входам И и ИЛИ у схем указанного выше быстродейст­ вия и рассеиваемой мощности могут быть равны, например, восьми.

Логические схемы на МДП-транзисторах. На таких транзисто­ рах логические элементы строятся по типу схем с непосредствеи-

13ч

ными связями. В качестве нагрузочных резисторов в них могут использоваться сами МДП-транзисторы, включенные, как пока­ зано на рис. 4.3,в. Сопротивления таких резисторов доходят до

100—200 ком.

На рис. 4.30,а изображена схема элемента ИЛИ — НЕ, реали­

зующая функцию Р = Х \ \/ x 2\J х ъ для отрицательных сигналов. В ло­ гической функции Xi соответствует их1, х2— их2, ..., Р -— ы г.ы х. При напряжении питания Е = —15 в отрицательные входные сигналы, соответствующие коду 1, могут быть равны, например, —10 в. Вы­ сокие уровни напряжения, соответствующие коду 0, представляют собой остаточные напряжения на стоках открытых транзисторов и могут быть меньше или равны 0,5 в.

Рис. 4.30. Логические элементы на МДП-транзнсторах:

а — схема элемента И Л И — НЕ; б — схема элемента И — НЕ

Элемент И — НЕ для отрицательных сигналов может быть вы­ полнен по схеме рис. 4.30, б. Эта схема реализует логическую за­

висимость Р —х 1*2*3 также для низких уровней входных напряже­ ний uxi — их3.

Рассмотренные логические элементы позволяют строить ком­ бинационные схемы любой сложности. Для построения цифровой вычислительной машины, представляющей собой сложный цифро­ вой автомат с памятью, любой функционально полный набор ло­ гических элементов должен быть дополнен хотя бы одним типом запоминающих элементов. Простейшим запоминающим элементом является устройство, имеющее два устойчивых состояния, т. е. спо­ собное запоминать сигналы, соответствующие кодам 1 и 0.

§ 4.7. Полупроводниковые запоминающие элементы

Такие элементы реализуются в виде симметричных и несимме­ тричных транзисторных триггеров. И те и другие строятся на основе транзисторных усилителей и содержат соответственно

135

неуправляемые или управляемые положительные обратные связи по постоянному току. По характеру выходных сигналов оба типа триггеров относятся к статическим.

С и м м е т р и ч н ы е т р и г г е р ы

Простейший транзисторный триггер может быть выполнен на двух инверторах с непосредственно связанными базовыми и кол­ лекторными цепями (рис. 4.31, а). В такой схеме, как следует из характеристик, приведенных на рис. 4.21, сигнал с коллектора закрытого транзистора удерживает в открытом состоянии другой транзистор, а низкий уровень остаточного напряжения на кол-

Рис. 4.31. Простейший триггер с непосредственными связями:

а — принципиальная схема: б — функциональная схема

лекторе последнего не в состоянии открыть первый. Недостаток такой схемы заключается в том, что при непосредственных обрат­ ных связях транзисторы работают в режиме глубокого насыщения, что снижает ее быстродействие. Кроме того, этой схеме присущи недостатки, свойственные схемам с непосредственными связями. Для устранения их, а также для уменьшения степени насыщения

элемент, выполняющий операцию запоминания двоичных кодов 1 и 0. Например, коду 1 можно поставить в соответствие состояние, когда транзистор Т1 закрыт и на его коллекторе имеется высокий уровень потенциала, а транзистор Т2 открыт. С коллектора Т2 при этом снимается низкий уровень потенциала. Коду 0 будет соответствовать противоположное устойчивое состояние триггера.

Для «ввода» в триггер значения двоичной цифры он должен иметь цепи принудительного переключения из одного состояния в другое. Переключение может осуществляться подачей запускаю­ щих сигналов на коллекторы либо на базы транзисторов.

136