Файл: Дроздов Е.А. Многопрограммные цифровые вычислительные машины.pdf
ВУЗ: Не указан
Категория: Не указан
Дисциплина: Не указана
Добавлен: 11.04.2024
Просмотров: 315
Скачиваний: 0
Поскольку в РгК, в котором должен размещаться код очередной команды, содержится еще не реализованный АЗ, то действия про изводятся в следующем порядке. Содержимое РгАК передается на сумматор адреса; одновременно подается сигнал по цепи «+1». В СмА образуется код адреса очередной команды. Этот код пере дается в РгА ОЗУ и одновременно в РгАК, где хранится до выбор ки следующей команды из ОЗУ. За время выборки кода очередной команды из ОЗУ на СмА через В3 и ИЛИ2 передается код третьего адреса выполняемой команды, на СмА передается и код модифи катора из ИРг, а регистр команд РгК устанавливается в исходное нулевое состояние. К концу третьего подцикла код очередной команды фиксируется в РгК, в АУ получен результат выполнения операции по команде данного цикла, а АЗИ находится в сумматоре адреса.
В четвертом подцикле результат выполнения операции пере дается из АУ в ОЗУ, где записывается по третьему исполнитель ному адресу, который выдается из СмА в регистр адреса ОЗУ.
§ 9.4. Схемное формирование управляющих сигналов
При схемном формировании управляющих сигналов блоки мик рокоманд устройств управления включают в свой состав, как пра вило, только логические узлы, отдельные запоминающие элементы
КОиз БУК |
От ПУ |
Рис. 9.7. Блок микрокоманд синхронной ЦВМ
и генераторы импульсов. Состав БМК определяется количеством выполняемых машиной операций, а также принципами организации управления при выполнении команд. Ниже рассматриваются схемы БМК при постоянном для всех операций цикле, при основном по стоянном цикле (см. диаграммы рис. 9.2), а также вариант схемы БМК при асинхронном управлении.
Общая схема блока микрокоманд синхронной ЦВМ приведена на рис. 9.7. Согласно этой схеме в состав блока входят: ГСИ — ге нератор синхронизирующих импульсов, СПО — схема пуска и оста нова, РИ — распределитель импульсов, иногда именуемый блоком выработки начальных управляющих сигналов, ДшО — дешифратор
29Q
операций и КС — коммутирующая схема, называемая также бло ком управления операциями.
Схема пуска и останова состоит из переключательных элемен тов, которые под воздействием сигналов, поступающих от пульта управления, либо пропускают импульсы от ГСИ в распределитель РИ, либо не пропускают их. Распределитель импульсов, или датчик
СИ |
I |
I I I I I I |
I I I I 1 I |
ь |
|
|
|
|
|
|
|
|
|
И, |
|
|
|
Т |
|
|
Иг |
|
|
|
Т |
|
|
Из |
|
|
|
t |
|
|
И4 |
|
|
|
ь |
|
|
|
|
|
|
|
|
|
И5 |
|
1а |
|
ь |
|
|
Рис. |
9.8. |
Временная |
диаграмма |
ра |
Рис. 9.9. |
Схема распределителя |
боты распределителя импульсов |
|
начальных |
управляющих сигналов |
тактов, предназначен для распределения непрерывной последова тельности импульсов ГСИ по тактовым цепям с общим периодом, равным циклу работы устройства управления. Временная диаграм
ма |
работы |
распределите |
сь, |
1 |
1 |
1 |
1 |
__ I |
|
|
|||||
ля при цикле, состоящем |
|
|
|||||||||||||
1 |
1 |
1 |
1 |
1 1 |
1__ 1 |
1 |
|||||||||
из пяти |
тактов, |
приведе |
СИг |
||||||||||||
на на рис. 9.8. |
|
|
|
1— 1 |
|
|
|
|
t |
||||||
|
|
|
|
|
|
|
|
||||||||
Распределители |
им |
УП, |
|
|
|
|
t |
||||||||
пульсов строятся либо как |
|
1— 1 |
|
|
|
||||||||||
УПг |
|
|
|
t |
|||||||||||
сдвигающие |
регистры |
с |
|
|
|
|
|
|
|||||||
выходами после |
каждого |
|
|
|
|
|
_______ Г— L |
||||||||
разрядного элемента, на |
УПк |
|
|
|
|
||||||||||
1 |
|
|
|
|
|
t |
|||||||||
пример |
триггера, либо |
в |
И, |
|
|
|
|
|
t |
||||||
виде сочетания двоичного |
|
1 |
|
|
|
|
|||||||||
счетчика |
с |
дешифрато |
Иг |
|
|
______________ |
|||||||||
|
|
|
|
|
i |
t |
|||||||||
ром, причем входы деши |
ик |
|
|
|
|
|
|
||||||||
фратора |
подключаются |
к |
|
|
|
|
|
|
|
||||||
выходам |
триггеров |
счет |
Рис. 9.10. Временная диаграмма работы рас |
||||||||||||
чика. Схема распредели |
|||||||||||||||
пределителя |
начальных |
управляющих |
сигна |
||||||||||||
теля |
импульсов |
второго |
|
|
|
|
лов |
|
|
|
|||||
типа приведена на рис. 9.9, |
|
|
|
|
|
|
|
|
|||||||
а временная диаграмма |
его работы —на |
рис. 9.10. Для |
обеспече |
ния необходимого распределения импульсов в схеме используются две серии синхронизирующих импульсов СИ, и СИ2. Кроме так товых сигналов И на выходах распределителя импульсов образу ются также начальные управляющие сигналы потенциального типа УП. Если, например, Тц=80 мксек и цикл состоит из 16 так тов, то /си—200 кгц, а счетчик является 4-разрядным.
291
Коммутирующая схема по начальным управляющим сигналам И, сигналам с выходов дешифратора операций р и дешифратора при знаков р, а также условиям 5 формирует все необходимые сигналы микроопераций в соответствии с соотношениями типа (9.3). Основу схемы составляют логические элементы И и ИЛИ; для окончательного формирования управляющих сигналов использу ются выходные усилители. Для построения схемы коммутации уп равляющих сигналов используются временные диаграммы выпол нения операций, а также таблицы, в которых указывается, какие qj при выполнении каких операций и при каких условиях должны вырабатываться в каждом такте. В приведенной ниже таблице для некоторых операций даны наборы qj для постоянного пятитактного цикла.
|
|
|
|
|
|
Т а б л и ц а |
|
Сигнал |
|
|
Такты |
|
|
Операции |
|
|
|
|
|
|
на выходе |
и, |
И, |
И3 |
и, |
И„ |
|
|
ДшО |
|||||
Сложение |
Р. |
Яг- (fa |
Я\ |
Яз |
ЯнЯз |
<7ii’ <7i2 |
Вычитание |
Р» |
Яг- Я; |
Я\ |
Яз- Я\а |
ЯнЯз |
Яи- Я\г |
Формиройанпе |
?5 |
ЯгЯг |
Я\ |
Яз |
ЯзЯг- |
Я\г |
Условный переход |
?7 |
Яг- Я7 |
“<7i. ш<7.. |
<7о |
— |
— |
Функциональная схема части блока управления операциями (коммутирующей схемы), отвечающей данным этой таблицы, при ведена на рис. 9.11. По аналогии с ней строятся полные схемы КС, обеспечивающих формирование управляющих сигналов для всех выполняемых в машине операций.
Блоки микрокоманд синхронно-асинхронных ЦВМ, т. е. машин с основным постоянным циклом работы, строятся на базе БМК, ис пользуемых в синхронных машинах. Дополнительно в состав БМК включаются схемы так называемого местного управления МУ, уп равляющие выполнением тех частей арифметических операций, ко торые не укладываются в принятый цикл и в то же время зависят от кодов операндов. Выполнение коротких операций обеспечивают только схемы центрального управления ЦУ, а схемы МУ совместно со схемами ЦУ принимают участие в выполнении длинных опе раций.
Общая схема блока микрокоманд синхронно-асинхронной ма шины приведена на рис. 9.12. Схемам МУ в этом блоке передаются функции управления выполнением тех частей операций, которые обычно требуют многократно повторяющихся последовательностей управляющих сигналов. К таким частям относятся: собственно
292