ВУЗ: Не указан
Категория: Не указан
Дисциплина: Не указана
Добавлен: 28.04.2024
Просмотров: 9
Скачиваний: 0
ВНИМАНИЕ! Если данный файл нарушает Ваши авторские права, то обязательно сообщите нам.
Министерство науки и высшего образования Российской Федерации
Федеральное государственное автономное образовательное учреждение высшего образования
«Национальный исследовательский Томский политехнический Университет»
Центр
цифровых образовательных технологий
индивидуальное домашнее задание
по дисциплине:
Микропроцессорная техника
Вариант 1
| Исполнитель: | | ||||
| студент группы | | | | | |
| | | | | | |
| Руководитель: | | ||||
| преподаватель | | | | | |
| | | | | | |
Томск – 2022
Задание.
Разработать селектор адреса для включения 4 устройств, регистры которых расположены по адресам согласно варианту: Адр_1, Адр_2, Адр_3, Адр_4. Приведите принципиальную схему без привязки к конкретной элементной базе.
Решение.
Переведем адреса из шестнадцатеричного в двоичный код
| Адрес | Шестнадцатеричный код | Двоичный код |
| Адр_1 | A7C1 | 1010 0111 1100 0001 |
| Адр_2 | A7CD | 1010 0111 1100 1101 |
| Адр_3 | A7C7 | 1010 0111 1100 0111 |
| Адр_4 | A7CF | 1010 0111 1100 1111 |
Рассмотрим двоичный код адресов.
У данных адресов старшие 12 разрядов одинаковые. Различие составляют младшие 4 разряда.
Реализуем общую часть адреса на элементах И, НЕ
Отдельно реализуем на элементах И, НЕ части адресов, которые отличаются. Посредством элемента И объединим общую часть адресного пространства с младшими 4-мя разрядами в зависимости от номера адресного пространства.
Рисунок 1. Схема селектора адреса
