Файл: Семененко В.А. Вычислительная техника в инженерных и экономических расчетах учеб. пособие для студентов всех специальностей.pdf

одноразрядных сумматоров подаются на схему ИЛИ, с вы­ хода которой происходит перенос в следующий (старший) разряд.

Для построения логических схем оумматоров, в которых выходы S и Р являются функцией трех входных переменных X], Х2, Х3, из таблицы 10 получим:

Р — Х2Д Х 3 V Хі А Х3V 2ц А X 2 V Х г А Х2А -Х3—

S=*1AX8A^8VÄ'1A*2AX3VX1AX>AX3VX1A*aA*8=

= X t А Х2 А X3V (X, V X 2V X 3)Р =

В соответствии с этими формулами построим схемы сум­ маторов (рис. 3—23,а, б).

Рис. 3—23. Логические схемы сумматора на 3 входа:

Схема сумматора параллельного действия машины с фик­ сированной запятой, содержащего п одноразрядных сумми­ рующих схем на 3 входа, изображена на рис. 3—24. Все п разрядов одного числа подаются на входы Хи Х2, Х3... Хп ,

и Узп. На сумматоре числа складываются. Переносы, возни­ кающие в данном разряде, передаются на входы старших

135

разрядов, где они складываются с первыми частичными сум­ мами в данных разрядах. На выходах S u ...S„ снимается сумма двух чисел (X и У).

Рис. 3—24. Схема сумматора параллельного действия машины с фиксированной запятой

Пример 1. Получить разность чисел 0,1101 и 0,0101 в машине с фикси­ рованной запятой.

и образуется «1» переноса из знакового разряда, которая по цепочке а—а

передается в первый младший разряд. После сложения S * и «1» млад­ шего разряда образуется сумма S = 0,1000.

При сложении в дополнительном коде цепь а—а разорвана.

Рассмотренные сумматоры носят название комбинацион­ ных, так как они образуются комбинацией логических схем ИЛИ, И, НЕ.. Более широкое применение получили сумма­ торы накапливающего типа.

В сумматоре накапливающего типа последовательного действия, построенном на триггерах (рис. 3—25), слагаемые подаются всеми о б о и м и разрядами одновременно. Сначала подается первое слагаемое. Затем, спустя некоторое время t, в течение которого все переходные процессы в схеме закон-

136

переноса на в,ремя длительности переходных процессов.

Рис. 3—25. Схема сумматора параллельного действия на­ капливающего типа

'/

Вприведенной схеме переносы значительно ограничивают быстродействие сумматора. Поэтому в быстродействующих ЭВМ используется метод сквозного переноса. Схема сумма­ тора накапливающего типа со сквозными переносами приве­

дена на рис. 3—26. Операция сложения в таком сумматоре

Рис. 3—26. Схема сумматора накапливающего типа со сквоз­ ными переносами. В — вентиль, т. е. схема «И» на несколько раздельных входов

осуществляется следующим образом. Пусть на триггерах •находятся код МЛ. По сигналу +4 второе число 101 с реги­ стра числа передается на сумматор (первое число, III пере-

137

давалось с того же регистра). Так как триггеры сумматора Т\-т-Тъ находятся в единичном состоянии, то разрешающие напряжения подаются с единичных выходов триггеров на элементы В\, В2 и В3. Поэтому изменятся состояния тригге­ ров Т\ и Гз, а триггер Т2 останется в «1». Таким образом, побле первого цикла сложения на триггерах сумматора бу­ дет находиться код:

—первое слагаемое

+101 — второе слагаемое

010 — промежуточная сумма

Во втором цикле происходит сложение промежуточцой суммы с переносами. Для этого код с регистра числа переда­ ется в цепь переносов по сигналу Пер + 4. Переносы прохо­ дят только через ячейки И1 и ИЗ, управляемые с нулевых выходов триггеров сумматора.

Действительно, если в результате сложения состояние какого-либо триггера сумматора стало «О», а второе число на регистре числа равно «1», то это значит, что на триггере сумматора находился код 1 (1 + 1 = 0) и должен быть пере­ нос из данного разряда,, то есть условиями переноса явля­ ются наличие «О» в триггере сумматора после первого такта сложения и «1» в триггере регистра — второго числа.

Роль сквозных переносов выполняют элементы И4, И5 и И6. Если триггер сумматора после первого такта сложения находится в единичном состоянии, то импульс переноса из предыдущего разряда проходит через ячейку переноса к сле­ дующему старшему разряду. Если, например в результате сложения на триггерах 36-разрядного оумматора получился код 111... 10 и «1» переноса из первого разряда, то она пройдет через все 35 триггеров. При условии, что задержка на элементе И = 0,01 мксек., это составит время

0,01 X 35 = 0,35 мксек.

В сумматоре с последовательными переносами при усло­ вии задержки на ЛЗ и триггерах порядка 0,5 мксек, потребо­ валось бы в этом случае время

0,5 X 35 = 17,5 мксек,

т.е. в 50 раз большее..

Внашем примере единица переноса из 1-го разряда прой­ дет через открытые элементы И1, В2, И5, ВЗ1, сбросит триггер Т2 в «О», а триггер Ті поставить в «1».

Перенос с ИЗ, поступающий к следующему старшему раз­ ряду, действует точно таким же способом.

138

Итак, после подачи сигнала Пер + 4 на триггерах сум­ матора установится сумма 100 и единица переноса' в стар­ ший .разряд:

■010 — первая промежуточная сумма

101 —переносы из первого и третьего разрядов

1100 — окончательная сумма.

Для сокращения задержки на элементах сквозного пере­ носа используют цепи группового переноса, объединяя не­ сколько элементов И (рис. 3—27) в одну группу с помощью ячейки В.

Рис. 3—27. Схема ячейки группового переноса

§ 2—4. Особенности суммирующих схем в мини-ЭВМ

Схема одного разряда сумматора мини-ЭВМ для положи­ тельных чисел с фиксированной запятой приведена на рис. 3—28.

Рис. 3—28. Схема сумматора мини-ЭВМ для сложения положитель­ ных чисел с фиксированней запятой - ^gg

Логика сложения в разряде п будет определяться слагае­ мыми Х„ и У„ и переносом из предыдущего разряда Рп- В результате сложения чисел сумма располагается на реги­ стре X, чтобы не вводить .специальный регистр суммы. В связи с этим необходимо анализировать состояние тригге­

происходит с помощью импульса дополнительного переноса тл, опредеяемого из таблицы 11 как

Перенос в следующий разряд определяется из таблицы II как:

пряжения, а ритм работы схемы определяется генератором тактов Т. Дополнительный перенос хп поступающий на счет­

совпадают).

На рис. 3—29 представлена логическая схема сумматора, построенного на этом же принципе и выполняющего операции

импульсу Т\ и по импульсу Т2 и вызывает изменение состояния регистра X в соответствии с сигналами дополнительного переноса т.

14Ö

При вычитании подаются управляющие сигналы — и' (+ V —). Сигнал— в момент Тх вызывает, с одной стороны,

Рис. 3—29. Схема сумматора мини-ЭВМ для выполне­ ния операций сложения и вычитания

изменение состояния всех триггеров в регистре У, с другой стороны, устанавливает в «1» триггер Тр. В момент Т2 по сигналу (+ V —) происходит изменение состояний в регистре X.

§ 2—5. Арифметические устройства параллельного действия машины .с фиксированной запятой

На рис. 3—30 приведена схема арифметического устрой­ ства -паіраллельного действия машины е фиксированной заня­ той. Она состоит из одноразрядных суммирующих схем на три входа и трех регистров: регистра числа X, регистра числа У и регистра суммы S. В результате сложения двух чисел сумма остается на сумматоре. Этот принцип широко исполь­ зуется в одно- и двухадресных машинах.

Импульс ,в момент Т\ устанавливает в «О» триггеры 5 и У. По импульсу в момент Т2 происходит считывание из па­ мяти числа У на регистр. По импульсу в момент Т3 происхо­ дит образование суммы S и установка в «О» триггеров X. Наконец, импульсом в момент Тц содержимое S передается на регистр X.

Рассмотрим пример выполнения операции умножения в таких АУ в соответствии с блок-схемой, представленной на рис. 3—31.

Предположим, что необходимо перемножить два числа — 0,1іЮ1, рас­ положенное в регистре Р2, и 0,1011, расположенное в регистре РІ.

Последовательность выполнения умножения следующая.

141

Рнс. 3—30. Схема арифметического устрой­ ства параллельного действия машины с фиксированной запятой

Рис. 3—31. Блок-схема выполнения операции умножения на 1 разряд множителя в АУ параллельного действия машины с фиксированной запятой

142

В момент времени Ті подается импульс сдвига кода множителя на регистре Р1. Так как первый разряд множителя 1, то множимое с реги­ стра Р2 перепишется на сумматор, где образуется первая частичная сумма

вправо. При этом 1 младшего разряда кода 1101 сумматора перейдет в старший разряд регистра Р1. На сумматоре будет находиться код

ОНО единица в старшем разряде Р1

В момент Тз подается снова импульс сдвига кода на Р1. Так как второй разряд множителя 1, то множимое с Р2 перейдет на сумматор, где образуется сумма

0М0 1

+

1101

10011

В момент Ті подается импульс сдвига на сумматор и 1 младшего разряда частичной суммы переписывается в старший разряд Р1 (он сво­ боден, так как ранее переписанная из сумматора 1 в такте Т3 сдвинулась вправо).

На сумматоре будет код:

Таким образом, получится произведение 0,1000, расположенное на сумматоре, и код 1111, расположенный на Р1.

В машине обычно имеется возможность запомнить в памяти и содер­ жимое сумматора, и. «хвост» произведения с помощью специальной команды. Когда содержимое РІ отбрасывается, то происходит округле­ ние на сумматоре (прибавление 1 к младшему разряду), если отбрасы­ ваемая часть превышает половину от своегомаксимального значения.

В приведенном примере результат равен 0,100-1.

143.