Файл: Самохвалов, Е. А. Цифровая вычислительная машина Минск-32 учебное пособие.pdf

Специальным дешифратором (Дш IV ВнУ) код номера пе­ риферийного устройства расшифровывается, и потенциальный сигнал с выхода дешифратора это устройство подключает к УО.

Блок управления УО в соответствии с указанным в коман­ де ВВП режимом работы формирует сигнал пуска периферий­ ного устройства. После этого начинается непосредственный обмен информацией между МОЗУ и включенным устройством в режиме приостановок.

Включенное периферийное устройство, работающее асин­ хронно с процессором, формирует сигнал запроса. Этот сигнал в виде потенциала поступает в узел приоритета приостановок. В этот узел одновременно могут поступать сигналы запроса от нескольких одновременно работающих периферийных уст­ ройств. Обслуживание этих устройств осуществляется в соот­ ветствии с. их приоритетом. Высший приоритет имеет включен­ ное устройство быстрого канала. Периферийные устройства имеют приоритеты в соответствии с номерами этих устройств, их приоритеты убывают с возрастанием номеров устройств. Узел приоритета формирует сигналы входа в приостановку.

Впроцессе входа в медленную приостановку блок управ­ ления УО запрещает очередной такт ЦУ и заносит номер при­ оритетного периферийного устройства медленного канала в РЛВнУ.

Втакте 1Г1 медленной приостановки в блоке адреса МОЗУ формируется адрес УС в УОП. Этот адрес формируется путем сложения номера периферийного устройства с восьмеричным числом 140, выдается на потенциальные шины адреса, и УС нужного периферийного устройства читается из дежурного ре­ гистра УОП и пересылается в регистр управляющего слова

(РУС). Если чтение УС произошло с ошибкой, то указатель «Сбой по нечету УС» (НУС) устройства обмена устанавли­ вается в 1, и происходит автоматическое прерывание.

В такте 2П осуществляется посимвольный обмен информа­ цией между периферийным устройством и ячейкой МОЗУ. Ад­ рес ячейки МОЗУ Ан и номер обмениваемого символа Nc указаны в УС.

Если периферийное устройство работает в режиме ввода, обмениваемый символ принимается в регистр символа (PC) через кодовые шины символа медленного канала (КШС МК). Из PC символ переписывается в оперативную память.

При выводе информации очередной символ читается из опе­ ративной памяти, засылается в PC, а затем по КШС МК — в периферийное устройство. В этом же такте модифицируется адрес А„ управляющего слова для подготовки к очередной

1:5

приостановке. В такте ЗП увеличивается на единицу номер символа, и управляющее слово возвращается на свое место в УОП.

Таким образом, в режиме медленной приостановки выпол­ няются три цикла обращения к МОЗУ, которые длятся 15 мкс (один цикл обращения равен.5 мкс). В связи с этим макси­ мальная частота обмена периферийных устройств медленного канала с МОЗУ (при неработающих устройствах быстрого ка­ нала) не превышает 66 кГц.

Обмен с информацией в режиме быстрой приостановки не­ сколько отличается от обмена в режиме медленной.приоста­ новки.

Как уже отмечалось, обмен символами между периферий­ ными устройствами быстрого канала и МОЗУ производится через буферную память быстрого канала. В состав этой памя­ ти входит три регистра (PHI, РН2 и РНЗ), в каждый из кото­ рых можно записать один символ.

При выводе информации загрузка регистров начинается по команде ВВИ, независимо от наличия запросов периферийных устройств на приостановку. Запрос на приостановку форми­ руется только лишь при наличии хотя бы одного незаполнен­ ного регистра буферной памяти и снимается при заполнении всех регистров. Периферийные устройства быстрого канала принимают символ через КШС Б К независимо от тактов при­ остановок.

При вводе информации работающее периферийное устрой­ ство БК засылает символы в регистры буферной памяти. За­ прос на приостановку формируется буферной памятью в слу­ чае заполнения хотя бы одного регистра PH и снимается в том случае, если все регистры буферной памяти окажутся не­ заполненными. Заполняются регистры по запросам перифе­ рийных устройств независимо от тактов приостановок при на­ личии хотя бы одного свободного регистра буферной памяти.

Таким образом, при выводе информации постоянно под­ держивается максимальная загрузка регистров буферной па­ мяти, а при вводе. — максимальный резерв емкости памяти. Такая организация работы буферной памяти исключает воз­ можность потери информации при обмене с быстродействую­ щими периферийными устройствами.

Так как в течение всего цикла обмена с этими устройства­ ми УС хранится в БРУС, быстрая приостановка выполняется

втечение только одного такта 2ПБ.

Вэтом такте УС пересылается из БРУС в регистр управ­ ляющего слова РУС, осуществляется обмен символом между МОЗУ и одним из регистров буферной памяти и модифицнру-

! 26