Файл: Каган Б.М. Цифровые вычислительные машины и системы учеб. пособие.pdf

формацией с использованием дополнительных триггеров Т\ , как это показано на рис. 3-29, б. Здесь сигналы син­

хронизации t и t находятся в противофазе, их действую­ щие единичные значения во времени не пересекаются и поэтому, когда триггеры 7\ находятся в режиме записи информации (/= 1 ), триггеры Т\ — в режиме хранения

(7— 0), и наоборот.

б)

Интегральная схемотехника пошла по пути создания двухтактных (двухступенчатых) триггеров ТТ, имеющих один вход синхронизации, но обрабатывающих инфор­ мацию в соответствии с двухтактным принципом. При­ мер реализации такой схемы с памятью на двухтакт­ ных триггерах TTt показан на рис. 3-29, в. Здесь под воздействием синхросигнала ^=1 происходит при­

172

Рис. 3-30. Двухтактный ^ S -триггер на клапанах И—НЕ.

а — функциональная схема; б — условное графическое обозначение.

в цепи синхронизации. Первый Д5-триггер реализован на клапанах 1—4, второй — на клапанах 5—8. Так как сигналы синхронизации t на их входах всегда находятся в противофазе, то, следовательно, при поступлении на вход Г?5-триггера сигнала t = 1 входная информация запишется в первый синхронный однотактный RS- триггер, а второй при этом будет хранить информацию, относящуюся к предыдущему периоду представления. По окончании действия сигнала синхронизации, когда

;= 0 , а 7— 1, 1-й Г?5-триггер перейдет в режим хранения,

173

Рис. 3-31. Двухтактный RS-триггер на клапанах И—ИЛИ—НЕ.

а — функциональная схема; б —условное графическое обозначение.

таблица

174

На рис. 3-31 показана схема /?5-триітера на клапа­

только в том случае, если на синхронные входы подана комбинация сигналов 51 —/?1 = 1.

По сравнению с предыдущей схемой /?5-триггера данная схема обладает целым рядом преимуществ: име­ ет расширенную входную логику, реализуется на мень­ шем количестве клапанов, имеет более высокое быстро­ действие и потребляет вдвое меньше мощности.

Схемы R S -триггеров, показанные на рис. 3-30 и 3-31 представляют собой основу для построения других клас­ сов интегральных триггерных схем, таких как Т-, D-, JK- и .DH-триггеры.

Д . Т -Т Р И Г Г Е Р

Интегральный Г-триггер (триггер со счетным вхо­ дом) в простейшем случае может быть построен с ис­ пользованием двух однотактных синхронных /35-тригге­ ров в соответствии со схемой на рис. 3-32. Здесь инфор­ мационный вход Т и синхросигнал t подаются на первый /?5-триггер, реализованный на клапанах 1—4. Перепись информации во второй /?5-триггер (на клапанах 5—8) происходит, когда t= 0 , так как в этом случае конъюнк­

ция сигналов Z\ и г2 равна 1. Выходные сигналы Q и Q при помощи обратных связей поступают на входы соот­

таблица

175

т. е. реализуется операция суммирования по модулю 2 сигнала состояния триггера Q и входного сигнала Т.

Рис. 3-32. Г-триггер па клапанах И—НЕ

а ■— функциональная схема; 6 — условное графическое обозначение.

Рис. 3-33. Временная диаграмма работы /"-триггера.

триггера со счетным входом, если на информационный вход Т подать константу 1, а логическую переменную подавать на вход С. Синхронные и асинхронные тригге­ ры со счетным входом применяются в цифровых устрой­ ствах для построения схем счетчиков.

176

Е. D - Т Р И Г Г Е Р

Одним из самых широко употребляемых интеграль­ ных триггеров является D-триггер — элементарный ав­ томат с одним входом. Простейший вариант построения двухтактного D-триггера показан на рис. 3-34, а. В мо­ мент дискретного времени t под действием синхросигна­

распространение получил /^-триггер, построенный на ше­ сти клапанах И—НЕ и снабженный асинхронными уста­

таблица

занный на рис. 3-35, применяется в качестве синхронно­ го элемента задержки на один такт и для реализации схемы сдвигающих регистров. Данный D -триггер может

ния задан табл. 3-23. Для построения цифровых устройств //(-триггер очень удобен, так как позволяет иметь один-единственный тип триггера и путем незначи­ тельных изменений в его схеме, производимых внешним проводным монтажом, получать схемы, выполняющие функции RS-, D- и Г-триггеров.

—а ГТ ^

Входы / и К соответствуют входам S и R Д5-тригге- ра, т. е. сигнал 1 на входе / устанавливает триггер в со­ стояние 1, а сигнал 1 на входе К устанавливает его в со­ стояние 0 независимо от предыдущего состояния. Одна­ ко в отличие от ^5-триггера в //(-триггере сигналы 1 могут одновременно прийти на входы / и К. При этом состояние триггера всегда будет изменяться на противо­ положное, т. е., как видно из таблицы переходов JK- триггера, при / = / ( = 1 схема ведет себя как триггер со счетным входом. Здесь / = / 1• /г • /з и К — К г К 2-Кз-

На основании таблицы переходов //(-триггера его функцию переходов можно представить в виде булевой