Файл: Каган Б.М. Цифровые вычислительные машины и системы учеб. пособие.pdf

раЛлелыіым кодом информации в регистр с шин I путем подачи сигнала Посл/Пар, равного О-

В регистрах на синхронных однотактных /^-триг­ герах из-за наличия гальванических связей использует­ ся принцип двухтактного обмена информацией, для че­ го в каждом /-м разряде применяется триггерный каскад,

состоящий из двух триггеров; входного Tj и выходно­ го т'г

Функциональная схема такого сдвигающего регистра

Рис. 3-49. Сдвигающий регистр на .D-триггерах.

приведена на рис. 3-50. Здесь выходы триггера Tj соеди­ няются с установочными входами триггера Tjy которые

Гг, не совпадающими во времени.

Сигналом Сдв (ті) в момент действия синхронизи­ рующего сигнала ті код в регистре сдвигается влево с выходных (основных) триггеров на входные (дополни­ тельные) триггеры соседних разрядов, а потом сигна­ лом Сдв(т2) код переписывается с входных триггеров на выходные триггеры в тех же самых разрядах.

С целью уменьшения количества триггеров, необхо­ димых для реализации сдвигающего регистра, в медлен­ нодействующих цифровых устройствах строят трехтакт­ ные регистры сдвига, как это показано на рис. 3-51.

192

Здесь дополнительные триггеры имеются не во всех раз­ рядах, а через один. Пусть каждый четный разряд регистра имеет дополнительный триггер. Тогда для выполнения опе­ рации сдвига нужно последовательно во времени подать серию из трех сигналов. По сигналу Сдв (ц) информа­ ция из основных четных триггеров переписывается в до­ полнительные, по сигналу Сдв (тг) из нечетных основ-

tfCj+t RSQJ

ных триггеров — в соседние четные триггеры и, наконец, по сигналу Сдв (тз) из дополнительных триггеров — в нечетные основные триггеры. По окончании серии сиг­ налов сдвига информация в таком регистре оказывается сдвинутой на один разряд вправо.

Схемы на рис. 3-50 и 3-51 показаны в упрощенном виде и не имеют цепей гашения и приема информации. Для реализации этих операций необходимо расширить входную логику триггеров регистра.

Особенность построения цепей входной логики триг­ геров вызвана тем, что часто логические элементы в ин­ тегральном исполнении содержат внутри модуля клапа­ ны И —НЕ или ИЛИ—НЕ с инверсией сигнала1, а не клапаны И или клапаны ИЛИ с прямыми (неинверсны­ ми) выходами. Это обстоятельство необходимо учиты­ вать при построении регистров на интегральных эле­ ментах.

1 Т а к н а з ы в а е м а я « и н в е р с н а я л о г и к а » .

говоря, необходимо построить логическую цепь, которая реализует функцию И—ИЛИ для четырех переменных на

Рис. 3-51. Схема трехтактного сдвигающего регистра на одно­ тактных /?5-триггерах.

интегральных клапанах И—НЕ или ИЛИ—НЕ. Для ре­ шения подобных задач удобно использовать двойствен­ ную функцию, реализуемую логическим элементом, если

Н Е и приведены соответствующие логические выражения для выходного сигнала схемы для двух вариантов пред­ ставления сигналов 0 и 1. Условимся считать, что прямая

194

функция реализуется логическим элементом для сигна­ лов 1, представленных высоким уровнем напряжения, и сигналов 0, представленных низким уровнем напряже­ ния. Двойственная функция реализуется логическим эле-

Рис. 3-53. Варианты каскадного включения клапанов И—НЕ и ИЛИ—НЕ.

ментом, когда представление сигналов 1 и 0 меняется на обратное. Если клапан И—НЕ включен последовательно с клапанами И—НЕ, то в результате получается дизъ­ юнкции конъюнкций; если клапан ИЛИ—НЕ следует за клапанами ИЛИ—НЕ, то реализуется конъюнкция дизъ­ юнкций. Если клапан ИЛИ—НЕ следует за клапанами И—НЕ, то в результате получается расширенный (по числу входов) клапан И, а если клапаны ИЛИ—НЕ предшествуют клапану И—НЕ, то получается расширен­ ный (по числу входов) клапан ИЛИ.

Из функциональных схем на рис. 3-53 видно, что схема входной логики триггера может быть построена путем

каскадного включения интегральных клапанов И—НЕ, или, если изменение представления сигналов 1 и 0 для входных переменных на обратное не повлечет за собой усложнения цепей связи между устройствами, можно применить каскадное включение интегральных клапанов ИЛИ —НЕ и использовать двойственную функцию. В не-

а)

РСдВПр

<0

Рис. 3-54. Сдвигающий регистр на //(-триггерах.

о — однонаправленный сдвигающий регистр: б — реверсивный сдви­ гающий регистр.

которых случаях такой прием может привести к со­ кращению числа интегральных логических элементов в устройстве.

На рис. 3-54, а показана схема сдвигающего регистра, построенного на интегральных //(-триггерах. Здесь ис­ пользуется один //(-триггер на каждый разряд сдвигаю­ щего регистра, так как интегральный //(-триггер пред­ ставляет собой каскадное соединение двух однотактных

196

триггеров с автоматической передачей информации от входного триггера к выходному. Соединив входы / и К

//(-триггера /-го разряда с выходами Q и Q //(-триг­ гера (/—j—1) -го разряда соответственно, получаем после­ довательность //(-триггеров, каждый из которых выпол­ няет функции D-триггера. Сдвиг производится вправо.

Рис. 3-55. Сдвигающий регистр на DK-триггерах.

а _ однонаправленный сдвигающий регистр; б— реверсивный сдвигаю­ щий регистр.

Схема реверсивного сдвигающего регистра на JK- триггерах показана на рис. 3-54, б. Схема функционирует под действием пары сигналов, поступающих по шине Сдв (t) и по одной из шин управления реверсом, и име­ ет ту особенность, что передача сдвигаемой информации на соседний триггер производится не парафазным ко­ дом, а по одной линии связи.

Одновременная подача единичных сигналов на т и ­ ны Разрешение Сдвига Правого (РСдвПр) и разрешение Сдвига Левого (РСдвЛев) запрещено, так как в этом случае информация в регистре под действием сигнала

197

198

Рис. 3-56. Реверсивный сдвигающий регистра на £>-триггерах с параллельно-последовательным приемом информации.

Сдв (t) будет испорчена. При РСдвПр-РСдвЛев-О, осу­ ществляется гашение содержимого регистра сигналом

Сдв (t).

На рис. 3-55, а приводится схема сдвигающего регист­ ра на //К-триггерах. На входы V всех триггеров пода­ ется сигнал Константа 1, что не требует специальной линии связи, так как постоянный уровень напряжения, соответствующий логической 1 в схемах D К-триггеров, можно подать на входы V от источника коллекторного питания. По сравнению со схемой сдвигающего регист­ ра на //(-триггерах (рис. 3-54, а) рассматриваемая схе­ ма имеет в 2 раза меньше линий связи на один разряд регистра.

Преимущества схемы реверсивного регистра на DV- триггерах (рис. 3-55, б) по сравнению с аналогичной схе­ мой на //(-триггерах не столь очевидны. Здесь в каж­ дом разряде регистра экономится один инвертор. Одна­

новочный вход /, то цепи межтриггерных связей в схеме регистра на //(-триггерах будут неоправданно сложны.

Схемы сдвигающих регистров на интегральных //(-и //К-триггерах (рис. 3-54, 3-55) изображены упрощенно с тем, чтобы выделить основное, что определяет целесо­ образность применения того или иного типа триггера. Ес­ тественно, что если потребовать от показанных сдвига­ ющих регистров выполнения таких операций, как Уста­ новка 0, Прием информации, Реверс, а также логичес­ ких операций и т. п., то сложность схем регистров на JK- и //К-триггерах может настолько возрасти, что ока­ жется более целесообразным строить их на //-триггерах

(Пр.). Когда сигнал Пр = 0, то на входах R и S присут­ ствуют уровни 1 и, следовательно, //-триггер может рабо­ тать в соответствии с синхронной таблицей переходов. При сигнале 1 на шине управления реверсом (Прав/Лев) под воздействием сигнала Сдв (/) осуществляется сдвиг информации вправо, при сигнале 0—влево. Для надеж­ ной работы схемы сигналы приема информации и сиг­

199