Файл: Каган Б.М. Цифровые вычислительные машины и системы учеб. пособие.pdf

записи информации в жгутовом ПЗУ по сравнению с ПЗУ типа «сердечник — слово» и практически исключа­ ет ошибки при записи информации. В настоящее время применяются разъемные магнитопроводы, составленные из П-образных или Ш-образных сердечников. Магнито­ проводы собираются из одного П-образного или Ш-об- разного сердечника с ярмом или из двух П-образных или Ш-образных сердечников. Благодаря разъемным сердечникам удается автоматизировать процесс прошив­ ки ПЗУ. Адресные провода предварительно собираются в жгуты на автоматах, работающих по принципу ткац­ кого станка. Готовые жгуты затем накладываются на набор разъемных сердечников. Жгутовые ПЗУ обеспе­ чивают плотность размещения информации при автома­ тической прошивке примерно 300 бит/см3. Автоматичес­ кая прошивка обеспечивает низкую стоимость жгутовых ПЗУ. Замена жгута занимает несколько часов.

Жгутовые ПЗУ за счет использования сердечников из материала с непрямоугольной характеристикой и многовитковых обмоток считывания имеют высокое быстродействие (время обращения 300—1 000 нсек), небольшие токи возбуждения (50—150 ма), большое на­ пряжение выходного сигнала (примерно 1 в). Благода­ ря этому удается выполнить схемы возбуждения и счи­ тывания полностью на интегральных компонентах. Не­ достатком жгутового ПЗУ, как всякого запоминающего устройства со структурой 2D, является большое количе­ ство оборудования, применяемого для возбуждения.

Существуют варианты жгутовых ПЗУ, у которых проводная часть выполняется методом печатного монта­ жа на лавсановых лентах. Однако такие ПЗУ по срав­ нению с проводными при меньшей плотности размеще­ ния информации имеют более сложную конструкцию и большую стоимость. Жгутовые ПЗУ строятся на ем­ кость до нескольких десятков тысяч слов.

4-5. П О Л У П Р О В О Д Н И К О В Ы Е З А П О М И Н А Ю Щ И Е У С Т Р О Й СТ В А

Развитие полупроводниковой интегральной техноло­ гии привело к созданию ОЗУ на больших интегральных схемах (БИС), которые в техническом и экономическом отношениях являются главными конкурентами ЗУ на ферритовых сердечниках. При этом если вначале ЗУ на

282

БИС применялись в качестве ассоциативных и сверх­ оперативных ЗУ небольшой емкости, то затем они стали применяться и в качестве основной оперативной памяти большой емкости (до 512 тыс. байт в одном модуле).

Для построения полупроводниковых ЗУ на БИС (ППЗУ) используются либо биполярные, либо МОП-электронные схемы. Обычно большее быстродейст­ вие ППЗУ достигается при применении биполярных схем (времена обращения порядка 100 нсек). ППЗУ на МОП-схемах имеют меньшее быстродействие (около 500 нсек), но при этом возможно получение очень высо­ кой плотности размещения запоминающих элементов. При использовании для ППЗУ МОП-схем удается раз­ мещать на одном кристалле 2—4 тыс. запоминающих элементов. Примерно в тех же размерах можно образо­ вать 128—512 биполярных запоминающих элементов.

Принципы организации ППЗУ на биполярных и МОП-схемах практически одинаковы. Каждый запоми­ нающий элемент в интегральной схеме, как правило представляет собой симметричный триггер, имеющий раздельные входы для установки его в 0 и 1 и выходные клапаны для передачи сигналов его состояний на внеш­ ние выводы схемы. В полупроводниковом кристалле с помощью металлизации запоминающие элементы соеди­ няются по словам и разрядам.

На рис. 4-19 дан пример соединения элементов ППЗУ на кристалле для запоминания одного разряда 16 слов. Выборка слова производится по методу совпа­ дения напряжений по координатам х и у. При записи слова в данную ячейку возбуждаются одна из коорди­ натных шин X и одна шина у. Тем самым находящиеся на их пересечении триггеры подготавливаются к приему информации по одной из разрядных шин установки в 0 или в 1. В результате совпадения сигналов на шинах х, у и одного из разрядных, воспринимаемых схемой И на входе триггера, последний переводится в соответствую­ щее состояние.

При считывании записанной информации возбужда­ ются только шины X и у, а на разрядных шинах возни­ кают сигналы, соответствующие состояниям прямого и инверсного выходов выбранных триггеров. Состояние триггеров при считывании не изменяется, т. е. обеспечи­ вается неразрушающее считывание, исключающее не­ обходимость регенерации информации.

283

ППЗУ на интегральных схемах,имеют малую мощ­ ность управления и высокое быстродействие, чем дости­ гается их совместимость с логическими схемами процес­ сора как по уровням сигналов, так и по скорости рабо­ ты. Изготовляемые интегрально в едином технологиче­ ском процессе, аналогичном процессам производства

других логических устройств, ППЗУ на интегральных

схемах обеспечивают высокую надежность и простоту сборки.

Недостаток ППЗУ состоит в том, что оно постоянно потребляет энергию для хранения информации и может терять ее при отключении источников питания. Но этот недостаток не является значительным, поскольку об­ щая потребляемая мощность невелика и при отказах

284

источников питания может быть произведено переклю­ чение на аккумуляторную батарею или на батарею кон­ денсаторов, если отказ питания кратковременный. Кроме того, в последнее время разрабатываются БИС, элемен­ ты которых при записи в них информации становятся асимметричными и автоматически восстанавливают ин­ формацию при повторных включениях питания.

4-6. А С С О Ц И А Т И В Н Ы Е З А П О М И Н А Ю Щ И Е

УС Т Р О Й С Т В А

Врассмотренных выше ЗУ выборка информации производится по адресному принципу, т. е. по номеру ячейки,где она хранится.

Во многих случаях, например при построении ин­ формационно-поисковых систем, памяти страничных

таблиц в системе виртуальной памяти (см. гл. 11) и др.,

Р е г и с т р п р и з н а к а

Рис. 4-20. Ассоциативное запоминающее устройство.

выборка информации должна производиться не по адресу ее хранения в ЗУ, а по ее содержанию. ЗУ, в ко­ торых реализован такой принцип работы, называются ассоциативными.

Принцип работы ассоциативного запоминающего устройства (АЗУ) поясняет рис. 4-20. Основными частя­ ми АЗУ являются массив запоминающих элементов, регистр ассоциативного признака и регистр индикато­ ров адресов со схемами сравнения на входе. Эти части являются общими для всех типов АЗУ. Наличие и осо­ бенности других компонентов зависят от используемых ч

285

запоминающих элементов и способов применения АЗУ в конкретных вычислительных устройствах. Запоминаю­ щий массив АЗУ так же, как и в адресном ЗУ, разде­ лен на ячейки.

Работа АЗУ происходит следующим образом. При обращении к АЗУ в регистр признака передается код. признака искомой информации, который может иметь различное число разрядов, не превышающее числа раз­ рядов ячеек памяти. Например, в системе обработки информации о кадрах предприятия такими признаками могут быть наименование профессии и разряд — допу­ стим, «фрезеровщик шестого разряда». В регистре ин­ дикаторов адресов все разряды устанавливаются в со­ стояние 1. Затем производится опрос первого разряда всех ячеек запоминающего массива. Если при этом схе­ мы сравнения обнаруживают в части ячеек несовпаде­ ние считываемой информации с содержимым первого разряда регистра признака, то соответствующие этим ячейкам разряды регистра индикаторов адресов пере­ водятся в состояние 0. При совпадении информации со­ ответствующие разряды регистра индикаторов сохраня­ ют состояние 1. Аналогичным образом опрашиваются 2-й, 3-й и т. д. разряды регистра признака. В результа­ те в регистре индикаторов адресов в состоянии 1 оста­ нутся только триггеры ячеек АЗУ, содержащих инфор­ мацию, соответствующую признаку.

Время, которое требуется для поиска информации по заданному признаку, зависит от числа разрядов при­ знака и от скорости выполнения опроса разрядов и практически не зависит от емкости (количества ячеек) АЗУ. Поскольку число ячеек обычно много больше ко­ личества разрядов в ячейке, то поиск информации по ее содержанию выполнится в АЗУ во много раз быст­ рее, чем в адресных ЗУ.

После того как определены номера ячеек, содержа­ щих информацию с заданным признаком, эта информа­ ция считывается из АЗУ.

Запись новой информации в АЗУ также производит­ ся без предварительного указания номера ячейки, при­ чем вначале определяются свободные ячейки или ячей­ ки, информация в которых может быть стерта. Для это­ го в каждой ячейке выделяется один разряд и в него записывается 1, если ячейка занята нужной информа­ цией, или 0, если в ячейку могут быть помещены новые

286

данные. С помощью ассоциативного поиска Ü ö указан­ ном разряде определяются номера ячеек, свободных для приема новой информации, а затем «адресным» пу­ тем в эти ячейки производится запись.

4-7. УПРАВЛЕНИЕ ЗАПОМИНАЮЩИМ МАССИВОМ ОЗУ

Управление массивом запоминающих элементов ОЗУ осуществляется аппаратурой адресной селекции (ком­ мутации). В зависимости or типа запоминающих эле­ ментов и способа их организации в. запоминающем мас­ сиве аппаратура управления имеет некоторые особен­ ности. Ниже рассмотрены методы построения схем управления главным образом для ОЗУ на магнитных элементах. Некоторые общие положения могут быть ис­ пользованы и в схемах управления ЗУ других типов.

Схемы управления запоминающим массивом реша­ ют логические задачи выбора требуемой ячейки ОЗУ

/Іроцессор

Рис. 4-21. Типичная блок-схема ОЗУ на магнит­ ных элементах.

287

в соответствии с содержимым адресного регистра, запи­ си в выбранную ячейку информации из регистра числа, считывания хранящейся информации из запоминающего массива в регистр числа, регенерации информации при чтении с разрушением (рис. 4-21). Схемы управления реализуют также методы повышения достоверности счи­

ные выходные сигналы. Сигналы на выбранных линиях должны быть индентичными, а на невыбранных — мини­ мальными. Широкое распространение получили магнит­ ные адресные коммутаторы. В качестве магнитных эле­ ментов в них могут применяться сердечники как с прямо­ угольной, так и с непрямоугольной петлей гистерезиса.

Рассмотрим адресный коммутатор на сердечниках с прямоугольной петлей гистерезиса, отличительной осо­ бенностью которого является полное отсутствие диодов

(рис. 4-22).

288

Предположим, что коммутатор состоит из 2П сер­ дечников. Все они пронизываются 2 п проводами «за­ прета» указанным на рис. 4-22 способом и общей ли­ нией возврата. В исходном положении все сердечники находятся в состоянии одинакового остаточного намаг­ ничивания. Для выбора сердечника коммутатора ис­ пользуется адресный регистр из п разрядов. Каждый разряд имеет прямой и инверсный выходы. Таким об­ разом, требуется 2 п возбудителей, соединенных с со­ ответствующими 2п проводами запрета. В табл. 4-2 в

Т а б л и ц а 4-2

Таблица прошивки матричного переключателя на 6 входов и 8 выходов

качестве примера показано правило прошивки при п = 3. В этом случае 2П= 8 сердечников пронизываются 2 п = = 6 проводами запрета. Если в данном разряде адрес­ ного регистра стоит единица, то возбуждается возбуди­ тель, соединенный с прямым выходом этого разряда. Возбудитель инверсного выхода при этом закрыт. Если же в данном разряде регистра адреса находится 0, то включается возбудитель, соединенный с дополняющим выходом, а возбудитель прямого выхода выключен. Установочная линия возбуждается одновременно с за­ прещающими проводами, причем импульсы установки и запрета равны по амплитуде, но противоположны по знаку. Амплитуда каждого импульса больше порогово­ го тока сердечника. Полярность импульса установки та­ кова, что в отсутствие всех запрещающих импульсов он