Файл: Каган Б.М. Цифровые вычислительные машины и системы учеб. пособие.pdf

Рассмотренная структура АЛУ требует большого ко­ личества регистров, но позволяет проектировать АЛУ на простых и надежных триггерах потенциального типа. Кроме того, при данной структуре АЛУ легко осуществ­ ляется совмещение по времени операций сложения и сдвига, так как передача результата сложения из ре-

Связь с ОЗУ

гистра RG5 в регистр RG3 может осуществляться не пря­ мо, а со сдвигом. Совмещение по времени операций сло­ жения и сдвига происходит без дополнительных затрат

граммных процессоров широко используют АЛУ с ма­ гистральной структурой, блок-схема которого показана на рис. 5-12. В состав АЛУ входят четыре триггерных ре­ гистра RG1—RG4, коммутатор СМ, сумматор SM, сдвигатель и управляющий блок.

В таком АЛУ регистры обычно служат только для хранения информации и их входные цепи содержат толь­ ко схемы, обеспечивающие прием информации в регистр. Коммутатор СМ может подключать на выходную магист­ раль любой из регистров АЛУ. На один из входов сум­ матора SM подан выход коммутатора СМ (выходная м-а-

324

гистраль), а на второй вход — выход регистра RG1. Таким образом, операция сложения может выполняться над содержимым регистра RG1 и содержимым любого другого регистра.

Выходы коммутатора СМ и сумматора SM поданы на вход сдвигателя, который реализует либо прямое под-

Связь с ОЗУ

ключение выходов СМ или SAf ко входной магистрали, либо подключение со сдвигом. С входной магистрали ин­ формация может быть принята в любой регистр АЛУ.

Управляющий блок вырабатывает сигналы включе­ ния логических схем коммутатора СМ, сумматора SA4, сдвигателя и приемные сигналы, управляющие переда­ чами информации в регистры. При такой структуре АЛУ логические операции могут выполняться либо в суммато­ ре, либо логическими схемами, подключенными ко вхо­ дам регистров.

325

В некоторых АЛУ с магистральной структурой оба входа сумматора соединены с регистрами через отдель­ ные коммутаторы. Такая структура АЛУ требует по сравнению со схемой на рис. 5-8 дополнительного ком­ мутатора, но позволяет производить операции сложения и логические операции над операндами, расположенны­ ми в любых регистрах, не размещая предварительно один из операндов в фиксированном регистре.

В АЛУ с непосредственными связями выполнение микрооперации требует, как правило, формирования лишь одного функционального сигнала. Например, при выполнении микрооперации передачи информации из одного регистра в другой вырабатывается приемный сиг­ нал поступающий на соответствующие логические схемы

приемного регистра.

В АЛУ с магистральной структурой выполнение мик­ рооперации требует формирования нескольких функцио­ нальных сигналов. Например, для выполнения микро­ операции передачи информации из регистра RG1 в ре­ гистр RG2 (рис. 5-12) требуется возбудить сигнал под­ ключения RG1 к коммутатотору СМ, сигнал на возбуж­ дение прямой передачи в сдвигателе и сигнал приема в RG2.

Рассмотрим процедуру выполнения команд сложения и вычитания в АЛУ с магистральной структурой. Перед выполнением сложения или вычитания один из операн­ дов находится в аккумуляторе, функции которого выпол­ няет, например, регистр RG3, а второй операнд передает­

сложения или вычитания, а в сдвигателе возбуждается сигнал подключения выхода сумматора без сдвига кода и после установления переходных процессов возбужда­ ются приемные схемы регистра RG2.

Следующая микрооперация осуществляет передачу информации из регистра RG2 в аккумулятор RG3. Если отрицательные числа в процессоре представлены в пря­ мом коде и в результате вычитания образовался допол­ нительный код (при вычитании из меньшего числа боль­ шего), то передача из регистра RG2 в RG3 производится

спреобразованием дополнительного кода в прямой. Операции умножения и деления обычно выполняются

спомощью последовательных микроопераций и сдвига.

326

5-5. М Е Т О Д Ы В Ы П О Л Н Е Н И Я У М Н О Ж Е Н И Я

Умножение в вычислительной машине обычно сводит­ ся к последовательности операций прибавления множи­ мого к сумме уже ранее вычисленных частичных произ­ ведений и сдвига получаемых сумм вправо на один раз­ ряд. Код множителя разряд за разрядом подается на элемент схемы, проверяющий наличие в поданном раз­

вправо на один разряд. Если в данном разряде множи­ теля стоит 0, прибавление множимого не производится, а лишь выполняется сдвиг кода сумматора вправо на один разряд. Следует отметить, что произведение двух п-разрядных чисел может иметь 2п значащих разрядов. В ЦВМ, работающих с дробными числами, младшие п разрядов произведения часто отбрасываются.

Знак произведения получается в результате пораз­ рядного сложения знаков сомножителей. Если, как это показано в табл. 5-1, сомножители имеют одинаковые знаки, то произведение получается положительным, если знаки сомножителей разные, то знак произведения будет отрицательным. Таблица 5-1 справедлива и для образо­ вания знака частного при делении.

327

Для выполнения умножения АЛУ должно содержать как минимум три регистра: регистр, в котором находит­ ся множимое, регистр, в котором находится множитель, и регистр, в котором в процессе выполнения умножения накапливаются частичные произведения (будем назы­ вать его сумматором частичных произведений).

В зависимости от схем этих регистров возможны че­ тыре метода выполнения умножения (рис. 5-13).

1. Умножение начиная с младших разрядов множит ля при неподвижном множимом.

328

М нож имое леред началом ім оолненин ум нож ения

Множ имое oefleâ началом â i/лолнения ум нож ения

Р и с . 5 - 1 3 . М е т о д ы в ы п о л н е н и я у м н о ж е н и я .