Файл: Дроздов Е.А. Многопрограммные цифровые вычислительные машины.pdf

к нижней горизонтальной шине матрицы, заперты, и потенциал источника „ передается на выход Р0. Легко убедиться, что каждая из остальных семи горизонтальных шин связана хотя бы с одним диодом, находящимся в проводящем состоянии. Следова­ тельно, эти шины будут под низким потенциалом, так как практи­ чески все напряжение от источника +Еа падает на резисторе R, сопротивление которого выбирается значительно больше сопротив­ ления диода в прямом направлении. Итак, при расшифровке кода

x2XiX0 сигнал высокого уровня появляется на выходе Р0 дешифра­ тора. При расшифровке кода x2xix0 запертыми оказываются все диоды, подключенные к верхней горизонтальной шине матрицы, вследствие чего высокий потенциал будет на выходе Ру.

Диоды, подключенные к горизонтальной (выходной) шине де­ шифратора, вместе с включенным в цепь этой шины резистором составляют схему совпадения на три входа. Следовательно, в диодных дешифраторах используются диодно-резисторные логи­ ческие элементы.

В общем случае матрица прямоугольного диодного дешифра­ тора составляется из 2п вертикальных шин, по которым подаются сигналы парафазного кода числа, и 2'1 выходных шин. Для по­

С ростом п потребное количество диодов резко возрастает, поэтому прямоугольные дешифраторы, несмотря на очевидность и простоту их построения, целесообразно использовать для небольшого числа (не более трех — четырех) входных переменных.

Многоступенчатые дешифраторы. Рассмотрим прежде всего принцип построения двухступенчатых дешифраторов, имеющих, на­ пример, четыре входа.

Р2 = АуВй\ Р6 = A2Bs', Руо = ASBS] Ру,у = АуВ2, Ps = АуВу, Ру = А2Ва; Ру1= AzBy, Р15 = А4В4.

Логические функции Л ]— А4 образованы комбинациями пере­ менных *з, х2 и их отрицаний, а функции В\ — В4— комбинациями переменных хи х0 и их отрицаний. В свою очередь, функции Р0— Р ,5 образованы комбинациями функций А х—А4 и В у— В4. Первая ступень двухступенчатого дешифратора составляется из

168

a

Гп ts>

I -0 У„ о "

6

Рис. 5.6. Прямоугольный диодный дешифратор:

а — функциональная схема; б — принципиальная схема

схем совпадения, реализующих функции Л, — Л4 и В\ — В^, а вто­ рая ступень — из схем совпадения, реализующих функции Яо— Р\ь- На рис. 5.7, где приведены функциональная и принципиальная схе­ мы двухступенчатого дешифратора, эти ступени отчетливо видны. На принципиальной схеме первую ступень составляют диодные матрицы 1а и 16 на четыре выхода каждая, вторую ступень обра­ зует матрица II на 16 выходов Р0— Р 15.

В соответствии с записанным в регистре кодом числа возбуж­ дается одна из выходных шии матриц 1а и 16. При этом только одна из выходных шин матрицы второй ступени оказывается свя­ занной с диодами, находящимися в непроводящем состоянии. На этой шине будет высокий потенциал, а на остальных — низкий.

В общем случае при построении двухступенчатого дешифрато­

Входными сигналами схем совпадения второй ступени явля­ ются определенным образом объединенные выходные сигналы пер­ вой и второй групп элементов И первой ступени. Во второй сту­ пени всегда имеются 2 " схем совпадения.

Число диодов, необходимых для построения каждой схемы сов­ падения первой ступени, определяется числом входов этой схемы. Для построения одной схемы совпадения второй ступени требуется два диода. Следовательно, общее число диодов в двухступенчатом диодном дешифраторе на п входов будет:

а) при п четном

При большом числе входов п двухступенчатые диодные дешиф­ раторы почти в -у- экономичнее прямоугольных, что видно из сле­

дующего приближенного соотношения:

170

D s

Рис. 5.7. Двухступенчатый диодный дешифратор:

а — функциональная схема; б — принципиальная схема

Многоступенчатый дешифратор может быть представлен в виде ряда последовательно соединенных двухступенчатых дешифрато­ ров. Для его построения п входных переменных сначала разбива­ ются на две группы так же, как и в случае двухступенчатого де­ шифратора. Затем каждая группа разделяется таким же образом на подгруппы до тех пор, пока все подгруппы не будут содержать либо две, либо три переменные.

Условное изображение схемы многоступенчатого дешифратора на десять входов приведено на рис. 5.8. Диодные матрицы пока­ заны в виде квадратов с числом, указывающим на количество вы­ ходных шин матрицы (на схеме для каждой матрицы показана

Рис. 5.8. Многоступенчаты» дешифратор на десять входов

только одна выходная шина). Первую ступень дешифратора со­ ставляют диодные матрицы с двумя или тремя входами и соот­ ветственно с четырьмя или восемью выходами. Вторая ступень дешифратора, составленная из двух матриц на 32 выхода каждая, формируется путем объединения выходных шин матриц первой ступени с помощью диодов. Наконец, в результате объедине­ ния выходных шин матриц второй ступени образуется третья ступень, представленная одной диодной матрицей на 1024 вы­ хода.

Число диодов, необходимых для построения многоступенчатого дешифратора на п входов, подсчитывается следующим образом. Сначала в соответствии с указанным выше приемом определяется число диодных матриц в каждой ступени дешифратора. В матри­ цах первой ступени может быть либо 8, либо 24 диода. Матрицы всех последующих ступеней составляются из схем совпадения на

172

два входа, поэтому число диодов в матрице определяется по фор­ муле

N, — 2т+\

где т — число входов матрицы i-й ступени дешифратора.

Время установления сигналов на выходах диодных дешифра­ торов с момента подачи входного слова на регистр определяется из соотношений:

фактором является экономия диодов, поэтому наибольшее распро­ странение получили многоступенчатые дешифраторы.

Построение схем дешифраторов на интегральных логических элементах усложняется, если система этих элементов содержит

§ 5.4. Комбинационные сумматоры

Сумматором называется узел ЦВМ, осуществляющий сложение кодов двух машинных слов (чисел). Комбинационные сумматоры характерны тем, что составляются из логических элементов, являю­ щихся простейшими цифровыми автоматами без памяти. Поэтому при прочих равных условиях они обладают меньшими временами задержки, чем так называемые накапливающие сумматоры, вклю­ чающие в свой состав запоминающие элементы. В то же время комбинационные сумматоры работают во взаимодействии с реги­ страми, обеспечивающими хранение исходных кодов и результа­ тов их сложения.

Сложение в двоичной системе счисления, как и в любой другой позиционной системе, осуществляется поразрядно с учетом единиц возможных переносов из соседних младших разрядов. Поэтому его осуществление возможно на базе использования схем, обеспечи­ вающих выполнение всех элементарных действий, необходимых при сложении цифр одного разряда и возможного переноса. Такие схемы называются одноразрядными сумматорами.

Комбинационные одноразрядные двоичные сумматоры строятся, как правило, по полным схемам, обеспечивающим не только сло­ жение цифр данного разряда слагаемых, но и учет возможного переноса из соседнего младшего разряда. Такие одноразрядные сумматоры имеют три входа и два выхода. По количеству входов

173