Файл: Дроздов Е.А. Многопрограммные цифровые вычислительные машины.pdf
ВУЗ: Не указан
Категория: Не указан
Дисциплина: Не указана
Добавлен: 11.04.2024
Просмотров: 333
Скачиваний: 0
их часто называют одноразрядными сумматорами на три входа (ОС-3) в отличие от так называемых полусумматоров, или одно разрядных сумматоров на два входа (ОС-2); в настоящее время ОС-2 используются сравнительно редко, хотя из двух таких полу сумматоров можно составить один ОС-3.
Общая схема ОС-3 как логического (3,2) -полюсннка приведена на рис. 5.9, а. На входы xt и г/; подаются коды цифр t-ro разряда слагаемых, а на вход Я,_\— значение переноса из соседнего млад шего (t— 1)-го разряда; на выходе S; образуется код цифры дан ного /-го разряда суммы, а на выходе P i— значение переноса в соседний старший разряд. Работа ОС-3 определяется табл. 5.4,
полностью отвечающей |
правилам |
сложения |
в |
двоичной системе |
|
счисления. |
|
|
|
|
Т а б л и ц а 5.4 |
|
|
|
|
|
|
|
Входы |
|
|
|
Выходы |
•Vi |
У! |
Pi- |
1 |
Si |
Pi |
0 |
0 |
0 |
|
0 |
0 |
0 |
0 |
1 |
|
1 |
0 |
0 |
1 |
0 |
|
1 |
0 |
0 |
1 |
1 |
|
0 |
1 |
1 |
0 |
0 |
|
1 |
0 |
1 |
0 |
1 |
|
0 |
1 |
1 |
1 |
0 |
|
0 |
1 |
1 |
1 |
1 |
|
1 |
1 |
Совершенные дизъюнктивные нормальные формы функций вы ходов Si и Pi согласно данным табл. 5.4 имеют следующий вид:
Si = |
V |
1 V |
V |
х,у,Р,_р |
(5.34) |
Pi = XiyiP,-! V ^ /J ^ i- i\М_уД._1 V^O'i-Pi-r |
(5-35) |
||||
При построении конкретных схем ОС-3 вид преобразования со вершенных д.н.ф. функций Si и Pi зависит прежде всего от воз можностей и особенностей элементов принятой системы или соот ветствующих стандартных модулей. Кроме того, учитывается воз можность получения инверсированных значений jji и Pi-i на выходах предшествующих схем.
Если имеются логические элементы И на три входа и элементы ИЛИ на четыре входа, а инверсии переменных образуются на вы ходах предшествующих схем (например, триггеров с парафазными выходами), то возможна непосредственная реализация функций (5.34) и (5.35). Если же имеются маловходовые элементы И и ИЛИ, то указанные функции минимизируются и приводятся к фор« мам, частично или полностью включающим одна другую. Функ ция Pi путем ее минимизации приводится к следующей форме:
Pi = x ly ly x iPl_ l\/y lPl_i. |
(5.36) |
174
Pi+ л
ХСУс XLУС
г
Рис. 5.9. Одноразрядный сумматор на три входа |
(ОС-3): |
|
а — структурная схема; б — ОС-3 на элементах И, |
ИЛИ, НЕ; |
в — ОС-3 на эле |
ментах И — НЕ; г — ОС-3 на элементах |
И — ИЛИ — НЕ |
|
175
Функция Si за счет введения в правую часть |
(5.34) нулевых |
|||
членов вида |
Р ;_ь yiPi_lPi_v yiylPi_ l, x,y,yh |
.v,.v,P(._p л',-Л/У, |
||
и проведения |
эквивалентных |
преобразований |
[16] |
приводится к |
форме, включающей минимизированную функцию Р,: |
||||
s, = x ly,pl_l V Ui V У/ V р ,-_,) U / y / V ^ H |
VУ/Л-i) = |
|||
|
— x lV iP i- \ V (Л‘; V У( V P ; - \ ) P h |
|
||
ИЛИ |
|
|
|
|
|
5, = ^.угя ;_1V |
VУ,я, V |
А |
(5-3 |
Реализация функций (5.36) и (5.37) возможна при использова нии диодно-резисторных элементов И, ИЛИ и транзисторного ин вертора, выполняющего функции элемента НЕ. Соответствующая схема приведена на рис. 5.9, б.
Логические элементы в интегральном исполнении являются, как правило, комбинированными, т. е. реализующими некоторый комплекс простейших логических действий. Поэтому при построе нии ОС-3 на таких элементах соотношения (5.34) и (5.36) преоб разуют так, чтобы они были приближены к функциям, реализуе мым этими элементами. Первый этап преобразований обычно сво дится к выделению стандартных частей в S,- и Pi и некоторой минимизации функции Р,-.
Обозначим через С,- сумму хх и г/j по модулю два, т. е.
Ci = x i ® y l = x ,y i\/x ,y ,\ |
(5.38) |
практически С; есть функция выхода суммы ОС-2; это при прове дении дальнейших преобразований (5.34) и (5.36) подтверждает справедливость утверждения о возможности построения ОС-3 из двух ОС-2, или полусумматоров.
Теперь функции S,- и Р,- приведем к следующему виду:
Si = |
й,У, V * гУ<)P t_ x V (*/У/ V x t y ,) Я4_! = |
|
= |
U /У/ V х , у , ) Рг_, V ( x , y i V XiVi) P t- v |
|
|
Pi = (-«/У/ V x tyt) Pt_, V x ty,\ |
|
|
S, = C;PW V C (PW ; |
(5.39) |
|
Pl = CiP!_i y x lyt. |
(5.40) |
Второй этап преобразований заключается в приведении полу ченных выражений для S,- и Pi к виду, отвечающему функциям, реализуемым элементами, например, И — НЕ и И — ИЛИ — НЕ. Наиболее приемлемым в этом случае оказывается прием, связан ный с двойным инверсированием правых частей выражений
(5.38) —(5.40). В то |
же время необходимо иметь в виду, что любое |
из этих выражений |
может быть реализовано схемой, состоящей |
176
из трех элементов И — НЕ на два входа каждый; но могут по требоваться дополнительные одновходовые элементы, выполняю
щие функции НЕ, для образования инверсий переменных. |
функ |
||||||
Покажем |
справедливость |
данного |
утверждения |
для |
|||
ции Р^. |
|
|
|
|
|
|
|
Pi = |
CiPt_ ! V x tyt = |
V x,y, = (C-LP,_t) (хм ). |
|
||||
Теперь посредством двух элементов |
И — НЕ первого |
каскада |
|||||
реализуются выражения С,/3,-, |
и Xitji, |
а единственный |
элемент |
||||
И — НЕ второго каскада |
дает значение |
Pi. Все это отражено на |
|||||
полной схеме ОС-3 рис. |
5.9, в, |
выполненной |
только |
из элементов |
|||
И — НЕ. |
инверсирование правых частей |
(5.38) — (5.40) |
наибо |
||||
Двойное |
|||||||
лее целесообразно при построении ОС-3 на элементах И — ИЛИ — НЕ. Действительно, первое инверсирование приводит лишь к изме нению значений инверсий переменных в указанных выражениях, не выводя их из класса дизъюнктивных нормальных форм, а вто рое отражает действительное инверсирование, происходящее на выходе элемента. Рассмотрим, например, функцию S{:
Si = |
v |
= с д _ , v |
= йЩ Ц ) |
= |
|
= (С, V Л -i) V Рм ) = |
v |
|
|
Таким образом, чтобы получить значение 5tна выходе эле мента И — ИЛИ — НЕ, необходимо на его входы И подавать ком
бинации Ci, Pi-] и Ci,Pi-u а не Ci,Pi-\ и Сг-,/\-_ь как это следо вало из исходной д. н. ф.
Один из возможных вариантов построения ОС-3 только на эле ментах И — ИЛИ — НЕ при парафазной передаче значений пе реносов и учете необходимости двойного инверсирования правых частей реализуемых выражений приведен на рис. 5.9, г. Дополни тельно на схеме рис. 5.9, г показана цепь стробирования переносов, которая может быть использована для получения поразрядной сум мы, так как в случае отсутствия стробирующего сигнала основная цепь переносов оказывается разорванной; элементы И — ИЛИ — НЕ выделены на рассматриваемой схеме пунктиром.
Комбинационные многоразрядные сумматоры последователь ного действия, обеспечивая сложение двух двоичных чисел прак тически с любым количеством разрядов, являются наиболее про стыми суммирующими схемами. Их аппаратурный состав не зави сит от разрядности слагаемых и включает, как правило, один ОС-3 и дополнительную линию задержки.
Схема комбинационного сумматора последовательного дейст* вия, имеющего в своей основе ОС-3, приведена на рис. 5.10. На входы Xi и t/i ОС-3 последовательно подаются разряды слагае мых X и Y, начиная с младшего. Вход Pi-] через линию задержки
7—821 177
ЛЗ соединен с выходом переноса Pi и используется для ввода кодов переносов из младших разрядов в соседние старшие.
Линия задержки рассчитывается так, чтобы обеспечить по ступление кодового сигнала переноса, образовавшегося при сло жении цифр t-ro разряда слагаемых, на вход Л, - 1 одновременно с поступлением на входы Xi и iji кодовых сигналов цифр (г+ 1)-го разряда слагаемых. Поэтому время задержки сигнала схемой ЛЗ
|
|
|
(5.41) |
где |
Т — период |
следования |
кодовых сигналов, или время од |
|
ного такта; |
переходных процессов в схеме ОС-3. |
|
|
тп. п — время |
протекания |
|
|
|
S; |
X |
|
|
|
о с - з |
|
|
|
P i -1 |
|
|
снг |
ЛЗ |
|
|
СИ, |
|
Рис. 5.10. Комбинационный сумматор последовательного действия
Для синхронизации поступления кодовых сигналов слагаемых на входы ОС-3 используются входные элементы И, управляемые синхронизирующими импульсами СИь С помощью выходного элемента И осуществляется синхронизация кодовых сигналов суммы Z.
В комбинационных сумматорах последовательного действия сложение всегда начинается с младшего разряда слагаемых, чтобы обеспечить учет возможных переносов в соседние старшие раз ряды. Поэтому слагаемые должны представляться в дополнитель ном (обычном или модифицированном) коде; знаковые разряды обычно следуют после цифровых разрядов. Обратный код здесь не используется, так как при сложении по схеме рис. 5.10 невоз можно осуществить циклический перенос.
При сложении чисел, представленных модифицированными до полнительными кодами, имеющими п цифровых разрядов, на вход ные и выходные элементы И подается п + 2 синхронизирующих им пульсов. На выходной элемент И синхронизирующие импульсы СИ2 подаются с некоторым сдвигом относительно импульсов CHi, подаваемых на входные элементы И; это необходимо для учета за держки сигналов в схеме ОС-3. Общая разрядность кода суммы равна общей разрядности слагаемых. Поэтому в рассматриваемом
случае время |
суммирования |
|
|
Тг = (я + 1) Т + гп. |
(5.42) |
При тп.п <С Т |
считают, что 7\ = (п+1)Т. |
|
178
Комбинационные многоразрядные сумматоры параллельного действия при использовании наиболее простых схем обычно строят ся на ОС-3, количество которых отвечает разрядности слагаемых с учетом знака; иначе говоря, на каждый разряд слагаемых, вклю чая знаковые разряды, используется один ОС-3. На рис. 5.11 при ведена схема комбинационного сумматора параллельного дейст вия на ОС-3, рассчитанного на сложение двоичных чисел с п циф ровыми разрядами. Всего в схеме имеется п + 1 собственно сум мирующих комплексных элементов ОС-3; кроме того, для синхро низации входных и выходных кодовых сигналов используются группы вентилей (логических элементов И) В, и В2, управляемые синхронизирующими импульсами СИ) и СИ2 соответственно.
Рис. 5.11. Комбинационный сумматор параллельного действия
На первые два входа каждого ОС-3 с выходов соответствую щей пары входных вентилей подаются кодовые сигналы данного разряда слагаемых; на третий вход поступает сигнал переноса из
соседнего младшего разряда. |
Если |
на сумматоре складыва |
ются двоичные числа Х= 0, х„ |
... x2xt |
и У = 0, уп ... у2уи то рас |
пределение кодовых сигналов по входам ОС-3 будет таким, как это показано на рис. 5.11.
Схема рассматриваемого сумматора рассчитана на сложение чисел в дополнительном коде. Если необходимо обеспечить сло жение в обратном коде, то в схеме дополнительно образуется цепь циклического переноса, показанная на рис. 5.11 пунктиром. Оче видно, что через входные вентили слагаемые должны подаваться на собственно суммирующую схему, состоящую из ОС-3, в том коде, на сложение чисел в котором рассчитана вся схема сумма тора.
Для правильной работы сумматора все пары цифр одинаковых разрядов слагаемых, представленные в виде кодовых сигналов, синхронизированных импульсами СИ], подаются на входы соот ветствующих ОС-3 и суммируются в них одновременно. Образую
7* 179