Файл: Гольденберг Л.М. Импульсные и цифровые устройства учебник.pdf

конъюнкция всех аргументов, причем если аргумент х\ в данном наборе принимает значение 0, то в конъюнкцию входит его отри­ цание Хі\ затем записывается функция в форме дизъюнкции всех упомянутых конъюнкций, т. е. имеем ДНФ функции; б) для каж­

х <ѵ х > =х , І!_ГЛ Х ' Ѵ 1 ’ __ П X, V X,

не

71 X,

Рис. 10.

аргумент Х і в данном наборе принимает значение 1, то в дизъюнк­ цию входит его отрицание х,-; затем записывается функция в фор­ ме конъюнкции всех упомянутых дизъюнкций, т. е. имеем КНФфункции.

Полученные таким образом логические функции можно рас­ сматривать в качестве структурных формул логической цепи, со­ стоящей из логических элементов — конъюнкторов (И), дизъюнкторов (ИЛИ), инверторов (НЕ). Следовательно, эти элементы со­ ставляют функционально полную систему элементов, на основекоторой можно реализовать сколь угодно сложную логическую функцию.

В цифровой технике широко применяются функционально-пол­ ные системы элементов, состоящие лишь из одного элемента —

ИЛИ—НЕ: у = х 1Ѵ х2 или И—НЕ: у = х іХ2: функциональная, полнота этих систем доказывается тем, что при помощи указанных элементов реализуются все основные операции ИЛИ, И, НЕ. (рис. 10.1).

Заметим, что логические схемы, непосредственно реализован­ ные по записанным ДНФ или КНФ, часто содержат неоправданно большое число логических элементов. При помощи законов алгеб­ ры логики, записанных выше основных равносильностей и спе­

443-

циально разработанных методов [17] стремятся минимизировать исходную структурную формулу, т. е. отыскать ее равносильную запись, которой соответствует логическая цепь, содержащая наи­

ментов в базисе И, ИЛИ, НЕ: два элемента И, два элемента НЕ и один элемент ИЛИ;эта схема изображена на рис. 10.2а.

откуда следует, что узел равнозначности может быть реализован при помощи лишь четырех элементов: одного элемента И, двух ИЛИ и одного НЕ.

Естественно, что можно реализовать узел равнозначности и в других элементных базисах, например, в базисе ИЛИ—НЕ; для

444

этого достаточно воспользоваться приведенным выше представле­ нием логических элементов И, ИЛИ, НЕ через элементы ИЛИ — НЕ. (Методы синтеза в универсальном базисе см. в [17]).

вести к виду, позволяющему реали­ зовать узел неравнозначности на меньшем числе элементов. Дей­

Схема, реализующая последнюю формулу, состоит только из четырех логических элементов (рис. 10.26). Заметим, что, как не­

схему, предназначенную для сум­ мирования двух одноразрядных двоичных чисел; логическая функ­

ция полусумматора задается табл. 10.3, в которой х х, х2 —перемен­

445

возможного переноса, образованного при сложении младших раз­ рядов); сумматор может быть образован при помощи двух полу­ сумматоров и схемы ИЛИ (рис. 10 2е). Для суммирования много­ разрядных чисел перенос Р подается на вход х3 с задержкой (элемент D на рис. 10.2дас) на один такт сложения.

Для ускорения процесса сложения двух п-разрядных чисел можно построить суммирующие устройства параллельного дей­ ствия, в которых используются п сумматоров одноразрядных чисел.

10.2. РЕГИСТРЫ

Регистры предназначаются для хранения цифрового кода (двоичного числа, слова) в течение некоторого промежутка вре­ мени. Для запоминания отдельных логических разрядов числа мо­ гут применяться триггеры, а также другие бинарные устройства.

Для приема (записи) информации (т. е. разрядов двоичного кода) в регистр, передачи (считывания) ее, сдвига кода в регист­ ре влево или вправо на определенное число разрядов и других операций применяются вспомогательные логические устройства и соответствующие управляющие сигналы. Операции приема и пере­ дачи информации можно реализовать параллельно (все разряды принимаются или передаются одновременно) или последовательно (разряды кода принимаются или передаются последовательно во времени); применяются также регистры, в которых прием (пере­

количеством разрядов числа. Перед вводом разрядов числа все триггеры устанавливаются специальным сигналом в положение 0. При одновременной подаче на входы конъюнкторов Иі сигналов (импульсов или потенциалов), изображающих разряды кода и сигналы приема, появляются сигналы (импульсы или потенциалы) на выходах Иі, которые устанавливают соответствующие тригге­ ры в положения, определяемые значениями разрядов входного кода (на выходе схемы Иь на вход которой подан 0, например низкий уровень напряжения, сигнал будет иметь значение 0 и со­ ответствующий триггер останется в положении 0). Для того что­ бы считать код, зафиксированный в регистре, т. е. передать его из регистра в другие устройства, следует подать сигнал «передача» на входы конъюнкторов И2. При этом сигналы 1 появляются на выходах тех схем И2, на входы которых поданы разрешающие

446

потенциалы (сигналы 1) с соответствующих триггеров. Заметим,

[последнее реализуется при помощи дополнительной группы конъюнкторов, на входы которых подаются инверсные выходные сигналы триггеров и сигнал «передача» (см. рис. 10.Зв)].

Функциональная схема последовательного регистра (называе­ мого также сдвигающим) изображена на рис. 10.36. Количество п триггеров и здесь равно количеству разрядов бинарного кода. По­ следние вводят в триггер Ті в виде времяимпульсного кода, начи-і пая со старшего разряда.

Управление регистром осуществляется периодически повтсряющимися тактовыми импульсами — сигналами сдвига (СС), кото­ рые подаются на входы «установка 0» триггеров. Сигналы сдвига сдвинуты во времени относительно сигналов, изображающих разряды кода. Перед приемом кода все триггеры устанавливаются

импульс переводит триггер Ті в положение 1. Затем на вход установки 0 подается СС, переводящий все триггеры, в том числе Г], в положение 0. На выходе Т\ образуется при этом импульс, переводящий триггер Т2 в положение 1. Таким образом, при пода­ че СС старший разряд сдвигается в следующую ячейку регистра. Время задержки импульса переноса элементом задержки (D) выбирается таким, чтобы к моменту его поступления на вход Т2 все переходные процессы в последнем, вызванные СС, закон­

Для вывода кода из «-разрядного регистра на его вход сле­ дует подать серию из п СС. При этом на выходе регистра появ­ ляются последовательно, начиная со старшего, все разряды запи­ санного кода. После подачи n-го СС все триггеры окажутся в положении 0.

В схеме рис. 10.36 СС вызывают сдвиг влево (в сторону стар­ ших разрядов); аналогично можно реализовать сдвиг вправо (в сторону младших разрядов). Регистр, в котором возможен сдвиг вправо или влево (в зависимости от управляющего сигнала) называется реверсивным. На практике применяются различные сдвигающие регистры, снабженные многоцелевыми цепями управ­ ления.

На потенциальных (в частности, на интегральных) схемах можно реализовать как параллельные, так и сдвигающие (после-

447