Файл: Горбатов В.А. Синтез композиции операционного и управляющего автоматов в вычислительной технике учеб. пособие.pdf

аппаратурными затратами в виде одного Сумматора, четырех регистров, устройства управления и необходимых клапанов и связей. Согласно этому алгоритму имеем следующую блоксхему устройства (рис. 1-8).

2- й вариант. Суммируем одновременно первое число со вторым, третье — с четвертым, результаты записываем соот­ ветственно в первый и третий регистры, затем суммируем их на первом сумматоре. Окончательный результат записы­ ваем в первом регистре. Этот вариант выполнения задания А характеризуется временем выполнения %ч и аппаратурны­ ми затратами, представленными на блок-схеме этого вариан­ та (рис. 1-9).

3- й вариант. Суммируем первых два числа на одном сум­ маторе, вторые два числа —на втором сумматоре, получен-

м ± -А-"

г

Г

Рис. 1-3

ные суммы — на третьем сумматоре, результат записываем в первый регистр. Этот вариант характеризуется временем вы­ полнения операции Тз и аппаратурными затратами, представ­ ленными на рис. 1-10, на котором изображена блок-схема устройства, соответствующего этому варианту выполнения задания А.

Тот или иной вариант алгоритма, реализующего задание А, выбирается исходя из конкретных ограничений на аппа­ ратурные затраты и на время выполнения' заданных опера­ ций.

Каждая висячая вершина дерева поиска оценивается вре­ менем выполнения данного преобразования и сложностью

аппаратуры, причем эта Сложность складывается из СлояШс'" сти операционного автомата и сложности управляющего аі1' томатов. Сложность операционного автомата оцениваете3

Рис. 1-10

непосредственным подсчетом аппаратурных затрат. Слож' ность управляющего автомата можно оценить с помощью nd" нятия производной, введенной в этой главе.

)

где у — глубина временного квантования.

Для любого автомата существует минимальное время Тшш между двумя соседними переходами.

Для того чтобы описать работу автомата во времени с достаточной, степенью точности, необходимо, чтобы

Таким образом для аналитического задания временных булевых рядов с данной степенью точностью необходима

временным квантом. Тогда каждому кванту соответствует

20

Выражение (2-5) имеет сходство с теоремой Котельни­ кова.

Следовательно, любой временной булев ряд с заданной

функцией.

Например, временной булев ряд x (t) (рис. 2-1) представ­ ляется как

ж (t) — cuü{a\Va?) Vа^{а\ачѴа\ач).

Прежде чем рассмотреть построение схемы, в состав кото­ рой входят запоминающие элементы, рассмотрим логические свойства этих элементов.

Под действием входного сигнала запоминающий элемент должен изменять свое состояние, которое определяет его вы­ ход.

Каждый запоминающий элемент должен иметь, по край­ ней мере, один выход, дающий значение состояния, в кото­ ром находится запоминающий элемент и, по крайней мере, один вход, который определяет, какое состояние должен принять запоминающий элемент-.

В зависимости от типа запоминающего элемента его со­ стояние сохраняется более или менее длительное время. Простейшим запоминающим элементом может служить обыч­ ная линия задержки с временем задержки, равным одному такту. Другие запоминающие элементы имеют гораздо боль­ шие возможности. Рассмотрим эти элементы.

Из таблицы видно, что если на входы триггера не посту­ пают сигналы, он не изменяет свое состояние. При подаче сигнала на вход 5 (единичный вход) триггер в следующем такте установится в состояние «1» независимо от того, в ка-

21

снова будет находиться в нем до прихода сигнала на вход £>. Одновременная подача сигналов на входы S и R обычно запрещается. Поэтому при проектировании схемы надо учитывать условия и строить цепь так, чтобы сигналы не могли одновременно поступать на оба входа. Приведенную выше таблицу мы можем записать в виде уравнений:

Rn .$п = (# . S ) n = 0.

Здесь Qn+1 —значение выхода (внутреннего состояния триг­ гера) в такт времени «п + 1»; Rn, S n, Qn —значения входов и состояния триггера в такт времени «п».

Уравнение (R ■ S ) n =>0 указывает на то, что при проекти­ ровании переключательной цепи, в состав которой входит динамический триггер, нельзя подавать сигналы одновремен­ но на оба его входа. Если это условие всегда выполнено, и мы уверены, что сигналы на оба входа не будут поступать

. >=(5 + iT Q )”.

( R - S ) n = 0.

Таким образом, мы получили уравнения, описывающие у, работу динамического триггера.

Статический триггер. Следующий запоминающий эле­ мент, который широко используется при построении схем — статический триггер. Это элемент с тремя входами. Входы R и 5 — такие же, как и в динамическом триггере. Для третье­ го входа Т (счетного) характерно, что при подаче на него сигнала в такт «лг», в такт «?г+ 1» состояние триггера изме­ няется на обратное, т. е., если триггер находился в состоя­ нии «0», он перейдет в состояние «1» и наоборот — из «1» в

« 0».

При помощи таблицы это можно записать следующим об­ разом:

Упростить уравнения триггера, используя условия запре­ щения, получаем

Qn+l = (5 + TQ + R - Т- Q)n;

(R S )n = (S T )n = (R T)n = 0.

Таким образом, мы получили упрощенные уравнения ста­ тического триггера со счетным входом.

Кроме вышеприведенных запоминающих элементов, мо­ гут быть и другие запоминающие элементы, в частности, триггеры с двумя входами, в которых при подаче сигналов на оба входа одновременно триггер меняет свое состояние. Нашей задачей не является рассмотрение всех запоминаю­ щих элементов. Здесь на примере наиболее распространен­ ных из них мы показали, каким образом действие триггера можно записать в виде уравнения. Для каждого конкретного вида запоминающего элемента мы теперь можем без труда записать таблицу его работы и из таблицы выписать уравне­ ние и упростить его. В общем виде уравнения любого запо­ минающего элемента будут:

23