Файл: Гутников, В. С. Интегральная электроника в измерительных приборах.pdf

временно на I- и /(-входы импульсы будут каждый раз опро­ кидывать триггер в противоположное состояние.

Входы 2 и 8 триггера являются нетактируемыми установоч­ ными входами. Подача потенциала «нуль» на вход R0 или вход

So приведет к установке триггера в «О» или «1» при условии, что на вход 5 при этом также будет подан сигнал «нуль».

В заключение еще раз напомним, что выше описаны лишь некоторые примеры логических схем триггеров. Не представ­ ляется возможным (да и нет необходимости) описывать все существующие варианты триггеров. В частности, мы не рассмот­ рели схем счетных триггеров, построенных на основе разност­ ных элементов управления, которые достаточно подробно опи­ саны в [1].

Глава пятая

РЕГИСТРЫ И КОЛЬЦЕВЫЕ СЧЕТЧИКИ

13. Регистры памяти

Регистры памяти применяются для хранения информации, представленной в виде двоичного кода. Такие регистры должны по тактовому разрешающему сигналу принимать параллельный код входной информации и хранить его до прихода следующего тактового импульса.

Регистры памяти на триггерах, тактируемых импульсом,

представляют собой простейшие варианты таких устройств. На рис. 28,о показана схема включения в регистр S R -триггера. Входная информация в виде прямых и инверсных значений

входного кода / и / подается на входы S и R соответствующих триггеров регистра. Импульс, разрешающий запись информа­ ции, подается одновременно на входы С всех триггеров. Изме­ нение состояния регистра происходит по переднему фронту раз­ решающего импульса С. Выходная информация регистра сни­

мается с выходов триггеров Q и Q.

В случае применения в регистре //-триггеров, в которых запись информации производится только по одному входу (рис. 28,6), подавать инверсные значения входных сигналов / на вход регистра, естественно, не требуется.

При применении триггеров с усложненными логическими це­ пями на входах следует анализировать конкретные логические функции, реализуемые этими цепями, и находить приемлемые пути их использования. В качестве примера рассмотрим воз­ можные варианты применения триггера К2ТР171 в регистре памяти.

Схема триггера К2ТР171 (серия К217) показана на рис. 28, в. Обозначая входные сигналы буквой х с индексом, соответствую­

56

щим номеру выхода (см. цифры у выводов рис. 28, а), можно написать следующие равенства:

Уа — x^Xg+ уп = х7х8 уп ,

Уп = X2xsx4-f х4уд = х2х3х4 (хх+ уд).

В соответствии с этими соотношениями заполним таблицу функционирования триггера (табл. 9).

Как видно_из таблицы, триггер сохраняет свое прежнее со­ стояние^ (уд= уи; уи = Уд) только в одном случае (строка 4),

лизации регистра строки 4, 6 и 8 табл. 9. Строка 4 будет со­

входные сигналы такими, какими они указаны в строке 4 таб­ лицы. При С= 1 в зависимости от того, чему равен сигнал / — единице или нулю, получим входные сигналы, соответствующие строкам 6 или 8 таблицы.

57

Для реализации регистра можно также выбрать строки 4, 3 и 2 табл. 8. В этом случае на входы 1 я 4 нужно подать по­ стоянный потенциал единицу, на входы 2 и 7 — тактовые им­ пульсы С, а на входы 3 и 8 — соответственно — прямой и ин­

версный сигналы записываемой информации (/—/).

Подобным образом, находя логические функции для выход­ ных сигналов имеющегося в наличии триггера, всегда можно определить способы управления этим триггером.

Регистры памяти на триггерах, тактируемых фронтом, по принципу построения не отличаются от рассмотренных выше.

Рис. 28. Схемы включения триггеров в регистры памяти

вом входе С триггер устанавливается в состояние, определяе­ мое потенциалами на управляющих входах.

Регистры памяти с записью прямого и инверсного значений кодов могут оказаться необходимыми, например, при построе­ нии цифровых приборов для измерения знакопеременных вели­ чин. В зависимости от сигнала на управляющей шине N (рис. 28, г) триггеры подобного регистра устанавливаются в со­ стояния, соответствующие или прямому коду поданной инфор­ мации (Q = I при N =1) или инверсному (обратному) коду этой

информации (Q = I при N = 0). Естественно, что в любом случае запись информации производится только при наличии разре­ шающего импульса на входе С.

В ячейке регистра на рис. 28, г для инвертирования входных сигналов используется цепь логической равнозначности. Сиг­ налы, подаваемые с этой цепи на входы / и К триггера, опре­ деляются формулами:

J = I N + I N \ K = I N + I N .

Таким образом, если N=1, то / = / и К = 1\ если же N = 0, то / = / и К=1-

58

Более сложная задача возникает тогда, когда нужно иметь возможность осуществлять запись в регистр памяти в прямом и обратном коде двоично-десятичного числа. Дело в том, что обратный код одноразрядного десятичного числа — это код, со­ ответствующий числу, дополняющему данное до девяти. Если же мы будем просто поразрядно инвертировать двоично-десятич­ ный код, то получим код числа, дополняющего данное до двоич­ ного числа 2п—1, п — число двоичных разрядов. Поэтому на входе регистра памяти необходимо строить логические цепи, преобразующие обратный двоичный код в обратный двоично­ десятичный код.

Рассмотрим эту задачу на примере широко распространен­ ного двоично-десятичного кода 8—4—2—1.

В табл. 10 приведены кодовые комбинации исходных двоич­ но-десятичных чисел, обратных им двоичных чисел и обратных

59

инвертирование, например, кода 0010, соответствующего числу 2, дает кодовую комбинацию 1101, в то время как нужно было бы получить код 0111, соответствующий'числу 7.

Поскольку такое поразрядное инвертирование дает в дан­ ном случае дополнение до 15, в то время как нам нужно допол­ нение до 9, то, очевидно, обратное двоичное число в каждом случае будет на двоичную шестерку больше, чем нужное обрат­ ное двоично-десятичное число. Следовательно, для получения обратного двоично-десятичного числа необходимо из обратного двоичного числа вычесть число ОНО (6) или, что в данном слу­ чае то же самое, добавить число 1010 (10).

Обозначая разряды исходного двоично-десятичного числа, начиная со старшего, буквами a, b, с, d и используя знак двоич­ ного сложения ф , можем написать для управляющих сигналов разрядов регистра памяти следующие соотношения:

где Рс— перенос, получаемый при суммировании с и 1; Рь — пе­ ренос, получаемый при суммировании b и Рс. Таким образом,-

и d. Если же нужно в регистр памяти записать обратное дво­ ично-десятичное число, то необходимо на входы регистра па­ мяти подавать сигналы, определяемые соотношениями (10) при

N = 0.

Раскрывая соотношения (10) на основе формул суммирова­ ния двоичных чисел (см. § 8) и проводя минимизацию, получим следующие выражения:

It = dN + dN;

Iз — с\

1%— bN -\-bc-{- b cN\

Ix = aN -f- a (b -f с) + а Ьс N.

Если учесть, что в двоично-десятичном коде 8—4—2—1 не используются кодовые комбинации, при которых a(b + c) = 1, то последнее равенство можно упростить:

Ix — aN-{-ab с N.

Таким образом, мы получили выражения для функций, ко­ торые должна реализовать логическая цепь на входе регистра памяти, воспринимающего как прямое, так и обратное число, выраженное в двоично-десятичном коде 8—4—2—1.

60