Файл: Потемкин, И. С. Построение функциональных узлов на потенциальных системах элементов учебное пособие.pdf

сигнала на величину, большую максимально возможной за­ держки в самой медленной цепочке. Еще раз отметим, что величина необходимой задержки получается не путем изме­ рения реальной задержки с помощью, скажем, осциллографа, а путем суммирования максимальных времен задержки, приведенных в паспорте на элементы.

Таким образом, строб подается после того, как сигнал с гарантией пройдет через оба канала при любом сочетании задержек элементов. В этом случае все переходные процес­ сы будут происходить при запертом выходе и никаких по­ мех не появится.

Выключать стробирующий сигнал нужно не позже вык­ лючения входного сигнала. Ведь после выключения послед­ него тоже может появиться помеха (см. рис. 7.3), а пос­ кольку минимальное время задержек элементов (и цепочек а и Ь) нам неизвестны, нам неизвестно и то, насколько ско­ ро после окончания входного сигнала появится помеха. Но она точно не появится, пока входной сигнал еще действует. Тут и надо обрывать строб.

Для формирования сдвинутых во времени стробов нужны элементы задержки. Они основаны на использовании реак­ тивных элементов, которые при современной интегральной технологии имеют большие габариты, чем логические элемен­ ты. Поэтому в цифровых устройствах вместо стробирования с помощью элементов задержки применяют тактирование. По всему устройству разводится единая система тактов, со­ стоящая из двух или более взаимно связанных периодичес­ ких сигналов. Сигнал на входе логической цепочки строби­ руется одним тактом, а на выходе — другим. Разработчик схемы, зная максимальную задержку элементов, так подби­ рает длины цепочек (их логическую глубину) и типы элемен­ тов, чтобы переходные процессы в них с гарантией закончи­ лись до поступления следующего тактирующего сигнала, ко­ торый стробирует выход. Сказанное станет более ясным при чтении разделов 2-3 и 7-1 о тактировании.

2. Построение противозаконных схем. В таких схемах сиг нал идет лишь по одному пути. Параллельные пути заперты другими сигналами. Каждый элемент разрешает переклю­ чаться другому элементу лишь после того, как переключится сам. Таким образом, элементы схемы переключаются после­ довательно. Теоретические аспекты синтеза подобных схем изложены в книгах, посвященных синтезу цифровых автома­ тов, в разделах о противогоночном кодировании автоматов

20

(например, [Л. 4]). В этой книге примеры противогоночных схем будут рассмотрены в разделах 2-6 и 5-5.

3. Учет минимального времени задержки. Если бы было известно минимально возможное время задержки элемента, то во многих практически важных случаях мы могли бы пос­ тулировать отсутствие гонок. Вернемся к рис. 7. Пусть длина (число элементов) цепочки а настолько больше длины це­ почки Ь, что задержка в длинной цепочке, даже если она со­ стоит только из самых быстрых элементов, будет все равно больше задержки сигнала в короткой цепочке, даже если в нее попадут только самые медленные элементы. Схема со столь большой разницей в длине путей при любом сочетании

тельной блокирующей связи. Можно, например, взять в ка­ честве выходного элемента трехвходовой элемент И—НЕ, и на его третий вход подать сам входной сигнал. В этом слу­ чае выход будет заперт сразу после исчезновения входного сигнала.

Как уже говорилось, «юридически» (опираясь только на официальные ТУ) высказанные соображения применять нельзя, так как в документах не гарантируется какое-либо минимальное время задержки. Однако опытный инженер мо­ жет утверждать, что при использовании любой современной системы элементов и при любом их сочетании пробег сигна­ ла по цепочке из, скажем, 64 элементов (случай реальный, например, распространение переноса в сумматоре) будет длиться наверняка дольше, чем пробег сигнала по парал­ лельной ветви из 1 элемента. На сегодня нет систем, за­ держки элементов внутри которых отличались бы в 64 раза. И в 32 раза тоже пет. И в*16, пожалуй, не найдется. Относи­ тельно 8 можно задуматься, цифру 4 никто серьезно гарантиповать уже не будет, а отклонение времени задержки вдвое встретится в большинстве систем элементов. Таким образом, если мы хотим постулировать отсутствие гонок за счет большого отношения глубин двух параллельных ветвей, то приходится отдавать себе отчет в том, что есть зона явно допустимых решений (например Та: Г»—64), и зона явно не­ допустимых (Та: Ть= 2), а граница между ними не определе­ на. Если приходится принимать подобное решение, то в силу практического отсутствия полных статистических данных,

31

границу каждый разработчик определяет интуитивно, на свой страх и риск, на основе знаний, опыта проектирования, со­ отношения поощрения за создание экономичной схемы и на­ казания за сбой в ней из-за гонок, личного темперамента...

Вопрос выходит из чисто технической сферы, и дать какиелибо определенные рекомендации здесь невозможно. В инже­ нерной практике так или иначе пользуются таким способом и строят схемы, в которых «юридически» гонки возможны, т. е. официальные паспортные данные не гарантируют их отсутствия, но, по утверждению разработчика, их «наверня­ ка» не будет. Рекомендовать этот способ студентам не сле­ дует: у них, как правило, темперамент превалирует над опытом.

1-8. Гонки по входу

Пусть входной сигнал поступает сразу на 2 элемента некоторой логической схемы (рис. 9,а). Пусть передаточ­ ные характеристики входных элементов различны и имеют

Рис. 9. Гонки по входу

вид рис. 9,6, т. е. пусть входные элементы имеют различные пороги срабатывания. Если длительность фронта входного сигнала заметно больше времени срабатывания элементов 1 и 2, то где-то в середине фронта будет существовать отрезок времени, когда с точки зрения одного элемента входной сиг­ нал равен 1, а с точки зрения другого — 0. Элементы будут реагировать на один и тот же сигнал как на 2 различных, а такая комбинация могла быть не предусмотрена разработ­ чиком. В результате схема в течение этого времени может выработать ложные сигналы, которые успеют запомниться в каком-либо триггере, поступить на вход в качестве сигналов

22

обратной связи и т. д. Очевидно, что эти явления могут про­ изойти лишь при большой длительности фронта входного сигнала, они не успеют произойти, если фронт этот доста­ точно короток. Опасность гонок по входу возникает обычно лишь при приеме внешних сигналов, источниками которых могут быть более медленные элементы, вплоть до электро­ механических. Внутри самой логической схемы фронты дос­ таточно коротки, поскольку они соизмеримы с задержками, так как и источниками и приемниками сигналов являются элементы одной системы. Внешние же сигналы, проходят специальную обработку, которая описана в разделе 7-3.

1-9. Увеличение разветвления по входу и выходу

Если в логической схеме сигнал одного элемента нужно завести па входы других элементов, число которых превы­ шает нагрузочную способность элемента-передатчика, приме­

там оборудования или величине задержки зависит от пара­ метров конкретной системы элементов и требуемого числа входов. Полезно, начав работать с какой-либо конкретной системой элементов, оценить это, записать и в дальнейшем пользоваться, как готовым решением. То, что в варианте а мы имеем прямую функцию И, а в варианте б — инверсную И—НЕ, не должно смущать читателя, освоившего предыду-

23