Файл: Каган Б.М. Цифровые вычислительные машины и системы учеб. пособие.pdf

сигналы по шинам В поступают в каждое устройство У*. Соответствующее устройство У,- с помощью узла уіо де­ шифрирует, что сигнал начала работы относится к не­ му, и замыкает переключатель Si. Затем устройство Уі через шины В сообщает устройству У0 о готовности к пе­ редаче данных.

вС А (=)/?

Л ?

Рассмотрим, как происходит идентификация Уі уст­ ройством У0. Процедура начинается с того, что устрой­ ство Уі выдает на шину А сигнал требования. Устрой­ ство У о, получив сигнал требования, опрашивает после­ довательно все устройства У, путем выставления на шинах кода номера У*. Каждое устройство Уі в течение определенного времени должно дать положительный или отрицательный ответ через шины В.

Недостатком данной системы с коллективными ши­ нами является большая потеря времени на идентифика­ цию устройства Уі. На рис. 10-10 представлена система с коллективными шинами, которая лишена этого недо­ статка. В этом варианте система имеет специальную коллективную шину D, которая последовательно прохо­ дит через каждое устройство Уі и возвращается в уст­ ройство У0. При адресации У,- устройство Уо устанавли­ вает на шинах В код номера устройства Уі и посылает

539

командный сигнал выборки по шине D. Если код номе­ ра на шинах В не совпадает с номером устройства У*, то переключатель Ті остается в исходном состоянии и сигнал по шине D распространяется на следующее уст­ ройство У,-. При совпадении кода с номером устрой­ ства переключатель Ті замыкается, дальнейшее распро­ странение сигнала по шине D прекращается, а выбран­ ное устройство Уі соединяется с Уо путем замыкания переключателя Si. Если командная информация, посы­ лаемая по шине D, возвращается в У0, то это означает, что адресованное устройство Уі не найдено (обычно это свидетельствует о неисправности в работе интерфейса).

При идентификации устройство Уі по шине А пере­ дает сигнал требования и ожидает получения команд­ ного сигнала выборки по шине D. Устройство Уо, когда оно готово к обслуживанию У,, посылает сигнал по ши­ не D, не возбуждая кода номера на шинах В. Отсутствие кода номера на шинах В является признаком того, что выполняется идентификация устройства, а не адре­ сация. Устройства Уі, не посылавшие требование, про­ пускают сигнал по шине D. Первое на пути сигнала вы­ борки устройства Уі, пославшее требование, замыкает переключатели Г{ и 5, и по шинам В посылает в Уо код собственного номера.

10-4. И Н Т Е Р Ф Е Й С О П Е Р А Т И В Н О Г О З А П О М И Н А Ю Щ Е Г О У С Т Р О Й С Т В А

В случае однопроцессорных систем со встроенными каналами имеется только одно устройство (процессор), которое может инициировать обращение к ОЗУ. Так как время обращения к памяти в данной вычислительной системе постоянно, временная диаграмма работы про­ цессора может быть спроектирована так, что при обра­ щениях процессора к ОЗУ последнее всегда свободно и готово выполнить затребованное процессором действие (чтение или запись). В этом случае передача информа­ ции между процессором и ОЗУ ничем не отличается от внутренних передач процессора. В качестве метода пере­ дачи информации используется передача со стробирова­ нием по внутренним синхронизирующим импульсам процессора. Понятие интерфейса ОЗУ для таких систем практически теряет смысл.

540

Необходимость в интерфейсе ОЗУ возникает в мно­ гопроцессорных вычислительных системах или системах с несколькими автономными каналами с прямым досту­ пом к памяти.

Основная особенность интерфейса ОЗУ заключается в том, что в целях достижения высокого быстродейст­ вия вычислительной системы передача информации между процессором (каналом) и ОЗУ производится крупными единицами информации (словами, двойными словами и т. д.). В то же время в других интерфейсах вычислительной системы (например, в интерфейсе пе­ риферийных устройств) для экономии оборудования часто используется передача более мелких порций дан­ ных (например, байтов).

В интерфейсе ОЗУ можно выделить два основных вида магистралей: магистраль ведущих устройств (МВУ) для передачи информации из процессоров или каналов в ОЗУ и магистраль запоминающего устройст­ ва (МЗУ) для передачи информации в процессор (ка­ нал) из ОЗУ.

При считывании информации из ОЗУ процессор пе­ редает в память по МВУ адрес ячейки памяти. ОЗУ передает в процессор (канал) по МЗУ содержимое про­ читанной ячейки памяти. При операции записи процес­ сор выдает в ОЗУ по МВУ адрес ячейки и записывае­ мые данные. Для адреса и данных в МВУ могут быть выделены отдельные группы шин. Однако, поскольку операция записи включает предварительную очистку ячейки, объем оборудования интерфейса может быть уменьшен путем последовательной во времени передачи адреса и данных по одним и тем же шинам. Сначала процессор выставляет на шинах МВУ адрес ячейки па­ мяти и после того, как этот адрес воспринят ОЗУ, про­ цессор за время предварительной очистки ячейки успева­ ет переключить информацию на шинах и установить на них записываемые данные.

В зависимости от количества магистралей в соеди­ няемых устройствах могут существовать различные структуры интерфейса ОЗУ. Различают односвязные и многосвязные интерфейсы ОЗУ.

На рис. 10-11 представлен односвязный интерфейс ОЗУ. Вертикальной линией обозначена магистраль (на­ бор коллективных шин), общая для всех устройств. Точками на вертикальной линии обозначены узлы для

541

подключения ведущих и исполнительных устройств ин­ терфейса к магистрали. Информация по магистрали пе­ редается в обоих направлениях: от ведущего устройства к исполнительному и наоборот. Так как несколько веду­ щих устройств (процессоров или каналов) может одно­ временно инициировать обращения к ОЗУ, общая маги­ страль должна использоваться в режиме разделения вре­ мени. Между ведущими устройствами должен быть

установлен определенный приоритет, в соответствии с ко­ торым они могут занимать магистраль. В односвязном интерфейсе возможны существенные задержки в обслу­ живании вследствие занятости магистрали.

На рис. 10-12 представлен многосвязный интерфейс ОЗУ. В этом варианте интерфейса модули ОЗУ под­ ключены одновременно к нескольким независимым ма­ гистралям, к каждой из которых подключен процессор или канал. При таком построении интерфейса возможно одновременное обращение нескольких ведущих уст­ ройств по разным магистралям к разным модулям ОЗУ, что позволяет значительно увеличить производитель­ ность вычислительного комплекса. Задержки в сеансе связи с ОЗУ возможны лишь при одновременном обра­ щении нескольких ведущих устройств к одному и тому же модулю ОЗУ. В этом случае модуль ОЗУ по опре­ деленному приоритету последовательно во времени про­ изводит обслуживание запросов от ведущих устройств.

На рис. 10-13 представлен другой вид многосвязно­ го интерфейса, в-котором каждое устройство имеет од­ ну выходную и несколько входных магистралей.

542

Рассмотрим на примере схемы рис. 10-13 основные процедуры передачи информации через многосвязный интерфейс. Ввиду возможной занятости модуля ОЗУ ранее начатой операцией используется метод передачи с квитированием, для чего в составе шин магистралей предусматриваются шины

Выз.ВУ воспринимаются модулем памяти с учетом при­ своенного устройствам приоритета.

В состав служебных сигналов, передаваемых по ма­

который является ответом данного модуля ОЗУ о том, что воспринят сигнал Выз.ВУ и осуществлен прием служебной информации и адреса из магистрали этого ведущего устройства в свой регистр. Наличие сигнала

543