Файл: Гольденберг Л.М. Импульсные и цифровые устройства учебник.pdf

Пусть теперь на все входы схемы поданы высокие уровни на­ пряжения Е \ т. е. Х\ = х2 = ... = хт = 1. При этом все входные диоды заперты, а транзистор открыт и насыщен; напряжение в точ­ ке А равно:

Пренебрегая токами через закрытые входные диоды, запишем для тока базы транзистора

где і'А= [Еа — и \) /RA, /^, = (£б + «бн)//?б. Для насыщения тран­ зистора ток базы должен удовлетворять условию

где s — коэффициент насыщения, Іт — коллекторный ток насыщен­ ного транзистора, зависящий от числа нагрузок:

lRk = (Ек — uK„)/Rk — ток в резисторе Rk, /вх ыакс = (Еа — U0A)[R A —

— /°м макс — максимальный входной ток одной нагрузочной ступени.

При заданных параметрах схемы и заданном (или выбранном) коэффициенте насыщения s условие (2.127) определяет максималь­ ную нагрузочную способность «макс схемы ДТЛ.

Если условие (2.127) выполняется, то транзистор насыщен, вы­ ходное напряжение низкое и Е° « «ни, т. е. у = 0.

Переходные процессы

Рассмотрим переходные процессы, возникающие при передаче сигнала через цепь последовательно соединенных однотипных ди­ одно-транзисторных ЦИС (рис. 2.48). Пусть ЦИС 1 выключается;

включение ЦИС 2 происходит с задержкой /з, определяемой ин­ тервалом времени от момента выхода транзистора ЦИС1 из насы­ щения до момента начала запирания транзистора ЦИС 2. За­

151

считаем запертыми) и длительностью t' заряда входной емкости Сих транзистора до порогового уровня, при котором он от­

Ru, RA ) таковы, что скорость нарастания напряжения на коллек­

По истечении t3 формируется фронт включения ЦИС 2. Сна­ чала напряжение на выходе ЦИС 2 падает и в некоторый момент достигает порогового уровня ивхпор отпирания диода Д\ ЦИСЗ; до этого момента диод Д\ был заперт и напряжение на коллекторе ЦИС 2 уменьшалось с постоянной времени трЭкв = тр + 7?дСвЫх, где Сцых = (ß ~Ь 1) Скб -ф- Скп -ф- СВх -ф- См -(- и-зСд. Длительность рас­ сматриваемого временного интервала

По истечении £} = /' + 1" входной диод Д\ открывается и начи­ нается рассасывание заряда в базе транзистора ЦИС 3, длитель­

с относительно малой длительностью восстановления обратного сопротивления), то они оказываются запертыми и длительность рассасывания заряда определяется величиной обратного тока, равной (£б + «бп)//?б- Если же используются ДНЗ, то они при выключении ЦИС 3 и ил -> и°А остаются открытыми. Поэтому на­

пряжение на базе транзистора ЦИС 3 «б = ил — 2»дсм < 0,

152

(2«дсм=1)6В, иА—>ийА— \В^ и рассасывание заряда в базе идет благодаря обратному току /бзап , практически равному (2идсм_

— иА) / RBX. Так как входное сопротивление транзистора /?Вх состав­

ляет десятки ом, то /бзап — десятки миллиампер, что намного пре­ вышает величину коллекторного тока запирающегося транзистора ЦИС 3, и поэтому процесс рассасывания протекает весьма быстро,

так что задержка выключения t[ невелика. Очевидно, что при ис­ пользовании ДНЗ в качестве смещающих диодов для создания об­ ратного тока базы нет необходимости в источнике EQ ( в таких случаях резистор RÖ заземляется).

Среднее время задержки на одну ЦИС

Заметим, что сверх t\ имеется еще задержка в росте выходного напряжения ЦИС 3, обусловленная восстановлением обратного со­ противления диода Д\ ЦИС 4, нагружающего ЦИС 3.

Среднее время задержки t3 ср в схемах ДТЛ слабо зависит от коэффициента разветвления п\\ отметим, однако, некоторое умень­

шение задержки выключения t[ схемы (в нашем примере — ЦИС 3) при увеличении п3, так как при этом растет ток насыщения /кпз и уменьшается степень насыщения транзистора ЦИС 3), а также увеличение t" при увеличении «2 [см. (2.130)]. К росту V приводит также увеличение Ек, так как при этом растет Е 1. С ро­ стом Еа уменьшается /ЗСр, так как включение ЦИС 2 происходит

при большем входном токе, уменьшается /3, но увеличивается /1 (при большем Еа больше ток базы и, следовательно, больше сте­ пень насыщения открытого транзистора); отметим, что с увеличе­ нием Еа растет и мощность, потребляемая схемой.

Варианты схем. Применение сложного инвертора

Наряду с основной схемой ДТЛ (рис. 2.47) широкое распрост-

• ранение получили различные ее модификации, отличающиеся более высоким быстродействием, или большей нагрузочной способностью, или менее высокими требованиями к параметрам транзистора

ит. п.

Вразличных вариантах схем используются, прежде всего, раз­ личные сложные инверторы (вместо простого в основной схеме) и различные структуры цепи связи. В схеме, приведенной на рис. 2.49, один из смещающих диодов заменен транзистором Гсы; это позво­

чить коэффициент разветвления. Для уменьшения времени tl рас­ сасывания используется ускоряющая емкость, роль которой вы­ полняет барьерная емкость запертого диода Д'.

153

Для уменьшения t'a, а также для увеличения коэффициента разветвления до значения /і= 1 0 —12 (по сравнению с п = 4—б в основной схеме) иногда используется ключ-инвертор с нелиней­ ной отрицательной обратной связью (см. параграф 2.5.2).

, п

дьиодод

На рис. 2.50а приведен широко применяемый на практике ва­ риант сложного инвертора, благодаря которому удается повысить нагрузочную способность и быстродействие логической схемы.

Рис. 2.50

При подаче на вход сложного инвертора высокого уровня на­ пряжения uBX= UlBX отпирается и насыщается транзистор Ту, от­

пирается транзистор Т2 и емкость Сн быстро разряжается боль­ шим током транзистора Т2\ с разрядом емкости Сн насыщается

транзистор Т2 и на выходе инвертора появляется низкий уровень напряжения: «ВЬІХ= ^ в ЫХ= « кн=0,2 В, (заметим, что для насыщения

транзисторов Ту и Т2 должно выполняться условие £/‘х = иб , + + иб э 2~ 2мбн = 1,6В). При этом диод До обеспечивает запирание транзистора Т2. Действительно, суммарное напряжение на эмиттер-

154

транзисторы Т\ и Т2 закрываются, транзистор Т3 отпирается; емкость Си быстро заряжается большим током транзистора Т3.

Таким образом, в обоих состояниях сложный инвертор обла­ дает малым выходным сопротивлением и обеспечивает высокую на­ грузочную способность и высокое быстродействие схемы.

Заметим, что простой эмиттерный повторитель этими качества­ ми не обладает, так как при передаче через ЭП запирающего пе­ репада транзистор запирается, резко возрастает время перезаряда емкости нагрузки и, следовательно, ухудшается быстродействие схемы (см. параграф 2.3.4).

Полная схема элемента ДТЛ со сложным инвертором изобра­ жена на рис. 2.506. Здесь используется только один смещающий диод (вместо двух в схеме рис. 2.47). И при этом обеспечивается высокая помехозащищенность закрытого инвертора, так как поро­ говый уровень его отпирания равен сумме пороговых уровней тран­ зисторов Т\ и Т2, т. е. величине 2t/n0p.

Характеристики элементов ДТЛ на ИС

Нагрузочная способность (п) ограничена условием насыщения транзистора.

Заметим, что применение источника с напряжением ЕА > Ек приводит к повышению нагрузочной способности. Действительно, при достаточно большом значении ЕА ток резистора RA прибли­ зительно равен IRa = EAIRA и не зависит от состояния транзи­

стора; при этом ток базы насыщенного транзистора (при запер­ тых входных диодах) приблизительно равен 1 % , а коллекторный

ток, если пренебречь током IRk резистора Rk, рачен . Следова­

тельно, условие насыщения транзистора ßt'e > /к приобретает вид ß > п, т. е. п может быть достаточно большим.

Обычно напряжение Ек выбирается порядка ЗВ, т. е. близким к ulA (при этом время разряда емкости, шунтирующей отпираю­

щийся транзистор предыдущего управляющего элемента, от уров­ ня Ек до ulA мало). При ЁА = 5 ч- 6 В -коэффициент разветвления

по выходу п ^ 8-т-Ю.

155

Коэффициент объединения по входу (m) ограничен в основном допустимой величиной суммарной паразитной емкости Сл , шунти­ рующей выход диодной схемы И; обычно пг4і 6-ИО.

Быстродействие реальных элементов ДТЛ при использовании в качестве смещающих диодов ДНЗ характеризуется величиной іяср порядка десятков наносекунд.

Помехоустойчивость элемента ДТЛ по отношению к входной

■отпирающей помехе U„ (стремящейся перевести элемент из за­ крытого состояния в открытое) велика. Действительно, при откры­

стора положительная помеха должна иметь амплитуду, не мень­

шую 1,2 В, и помехоустойчивость определяется величиной Дп=1,2В. В другом статическом режиме, когда транзистор открыт и на­

сыщен, помехоустойчивость U° определяется запасом по запира­

Возможность снижения потребляемой мощности за счет умень­ шения напряжений источников Ек, ЕЛ ограничена, так как по упо­ мянутым выше соображениям Ек должно быть не меньше 2,5 4 -ЗВ, а Еа — не меньше 5-^6 В.

Возможность уменьшения Рсѵ за счет значительного увеличе­ ния сопротивлений RA , RU также ограничена, так как при этом уменьшаются токи резисторов и, следовательно, уменьшаются ско­ рости перезаряда паразитных емкостей; кроме того, может ока­ заться, что при таких токах резисторов мало значение коэффи­ циента усиления транзистора ß.

2.6.4. ТРАНЗИСТОРНО-ТРАНЗИСТОРНЫЕ ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ

Схема ТТЛ. Принцип работы многоэмиттерных транзисторов

Типовая интегральная транзисторно-транзисторная схема (ТТЛ) изображена на рис. 2.51а. Транзистор МТ — многоэмиттерный, каждый эмиттер служит входом схемы; транзистор Т выполняет роль инвертора-усилителя. Схема реализует логическую функцию И — НЕ входных сигналов

причем принято одинаковое кодирование входных и выходных сиг­ налов: низкий уровень напряжения Е° кодируется «0», а высокий Е 1 — «1». Формально схема ТТЛ аналогична схеме ДТЛ: эмиттерные переходы МТ играют роль входных диодов, а коллектор­

156