В синхронных триггерах запись информации, определяемой зна чениями входных сигналов, осуществляется только в моменты вре мени, зависящие от моментов поступления тактовых импульсов ТИ. Другими словами, состояния этих триггеров изменяются либо в интервале времени действия логического уровня 1 или 0 тактовогоимпульса (так называемые триггеры, срабатывающие по уровню ТИ), либо только после окончания действия ТИ (так называемые триггеры с «внутренней задержкой»).
Синхронизирующие сигналы изменяются только в дискретныемоменты времени: tu t2, ... tn- 1, tn, tn+j в эти же моменты времени могут изменяться и сигналы на информационных входах триггера.
В связи с этим условимся символами хп, Сп, Qn обозначать со ответственно информационные значения входных, тактовых и вы ходных сигналов, триггера, действующих в интервале tn *Ct < tn+1
т. е. на д-ом такте. Например, запись |
х* = 1 |
означает, |
что инфор |
мационное значение сигнала на і-ом |
входе |
равно 1 в |
интервале |
tn t |
tn+1• |
|
|
|
Состояние триггера характеризуется информационными значе |
ниями сигналов на основном, прямом выходе Q и на другом, ин |
версном выходе Р\ в нормальном режиме триггера Р = Q, т. е. на |
выходах |
действуют парафазные сигналы (если Q = 1, |
то Р = 0). |
Возможен режим, когда условие Р = |
Q не выполняется. |
|
Подчеркнем, что триггер относится к классу цифровых устройств,, называемых последовательностными устройствами или конечными автоматами. Эти устройства, в отличие от логических цифровых, устройств, рассмотренных в главе 2, так называемых комбинацион ных ЦУ, содержат элементы памяти. И значение Qn сигнала на вы ходе триггера в интервале времени tn ^Ct < tn+1 зависит не только от значений входных сигналов, но и от состояний элементов памяти на предшествующем такте. Поэтому правило работы триггера обыч но задается в виде логической функции как набора входных сигна лов х'І (таких сигналов может-.быть один и больше), так и предше
ствующего состояния или так называемых внутренних состояний.
триггера:Qa— f(Qn~l, х\, х2 . . . Хт). Для реализации подобных ло гических функций в триггерное устройство включается наряду с собственно триггером логическая схема управления. Уже при рас смотрении триггеров на дискретных элементах мы различали соб ственно триггер и схему запуска, от структуры которой зависила функция, выполняемая триггером. Изменение схемы управления собственно триггером приводит к различными триггерным устрой ствам, реализующим различные логические функции. Например, у триггера с одним информационным входом х принимающим значе ния 0 или 1 возможно пять состояний, в которых выход триггера Q принимает значения: Q = 0 независимо от значения x; Q = 1 неза
висимо от |
значения х; Qn = Qn_1 |
при изменении х\ Qn = Qn_1 при |
изменении |
х; Q = к — состояние |
триггера неопределенное — при |
X = 1 или при X = 0 оба выхода триггера Q и Р принимают одина ковые значения (Q = Р = 1 или Q = P = 0), а после окончания действия информационного сигнала Q принимает с равной вероят ностью значение Q — 0 или Q = 1, а Р = Q. Соответственно можно построить 52 = 25 функциональных схем триггеров, реализующих различные логические функции Q и Р при значениях входного сиг нала х = 0,1. И вообще можно построить 52т различных функцио нальных схем триггеров, реализующих различные логические функ ции т двоичных входных сигналов.
В комплексах интегральных элементов, выпускаемых промыш ленностью, представлено только несколько типов триггеров, отли чающихся друг от друга как по схеме, так и по назначению; обыч но собственно триггер и логическая схема, управляющая его вхо дами, создаются на одной кремниевой пластине и составляют кон структивно один модуль.
Основными типами триггеров интегральных комплексов явля ются ^5-триггер, Т-триггер, //(-триггер, D-трнггер и некоторые другие. Обычно в цифровой технике применяются различные типы синхронных триггеров; но наряду с ними в технике связи и управ ления применяются и асинхронные триггеры. Поэтому ниже рас сматриваются и синхронные и асинхронные варианты триггеров. Важно отметить, что, как правило, и собственно синхронные триггеры содержат в качестве составных элементов асинхронные триггеры, и прежде всего асинхронные /^S-триггеры.
Правила функционирования того или иного триггера задаются
различными способами: в виде |
т а б л и ц ы п е р е х о д о в |
триггера, |
т. е. таблицы информационных значений входных сигналов, внут |
ренних состояний и выходных |
сигналов триггера; в виде |
х а р а к |
т е р и с т и ч е с к и х |
уравнений — логических функций |
типа |
Qn ■— |
= f{Qn~ \ Xi) / = 1 , |
2 ... /п; в виде графа, состоящего |
из |
вершин |
(например, кружков), число которых соответствует возможным ста тическим состояниям триггера (с учетом внутренних состояний эле ментов памяти) и направленных ветвей, начинающихся и закан чивающихся на вершинах; при этом на ветвях указывается набор входных сигналов, приводящих к данному переходу триггера из одного состояния в другое (или подтверждающих данное состоя ние) ; наконец, в форме микропрограммного автомата.
Наряду с логической функцией, реализуемой триггером, важной характеристикой интегральных триггеров является их быстродей ствие. Выходной сигнал триггера появляется с задержкой относи тельно момента подачи входного информационного сигнала или ТИ — в синхронных триггерах. Будем полагать, что каждая циф ровая интегральная схема И — НЕ, ИЛИ — НЕ и т. п. задерживает сигнал (при включении или выключении ее) в среднем на время /зср; при распространении сигнала через k последовательно вклю
ченных ЦИС имеет место средняя задержка /зСР равная сумме средних задержек отдельных ЦИС; при однотипности последних
^зср = ^зср. Упомянутая задержка определяет разрешающее время імин (и соответственно максимальную частоту переключений триг гера /макс = 1/^міга)— минимальный интервал времени между мо ментами поступления входных сигналов, при которых триггер надежно переключается в соответствии с заданными правилами ра боты в новое статическое состояние. Необходимо иметь в виду, что для надежной записи информации в триггер длительность входных импульсов tUBX должна быть не меньше величины tn вхМ1Ш, при кото рой обеспечивается установление новых стационарных уровней; при определении tmm следует учитывать, что выходные сигналы триг гера управляют аналогичными триггерами (или другими логиче скими схемами) и должны поэтому иметь достаточную длитель ность. Ниже для иллюстрации порядка переключения триггеров и оценки их быстродействия используется следующий способ: непо средственно на схеме выписываются коды входных сигналов, вну тренних состояний и выходных сигналов, причем цифры кодов, на ходящихся на одинаковых позициях, соответствуют значениям сиг налов, действующих в течение одних и тех же интервалов времени; над цифрами кодов выходных сигналов ставится знак «-~» (тиль да), если сигнал появляется с задержкой /30р относительно момента подачи входного сигнала, или тильда с цифрой 2 (« ~ 2 » )— при за держке на 2іэср, тильда с цифрой 3 («~3») — при задержке на 3 / зср , и т. д.; отсутствие тильды означает отсутствие задержки появления выходного сигнала.
Такая запись кодов на схеме делает ненужным вычерчивание громоздких временных диаграмм.
В заключение заметим, что такие параметры, как нагрузочная способность интегральных триггеров (коэффициент разветвления по выходу Пт), коэффициент объединения по входу /пт опреде ляются величиной этих параметров логических элементов, на ко торых строится тот или иной триггер.
4.8.2. ÄS-ТРИГГЕРЫ
Рассмотрим вначале асинхронный триггер ^5-типа. Этот триг гер является наиболее простым по структуре интегральным триг гером — он содержит минимальное число — только два логических элемента. Помимо самостоятельного применения асинхронный ftS-триггер входит в качестве составного узла в структуры тригге ров других типов.
Функциональные схемы асинхронного /^S-триггера на элемен тах ИЛИ — НЕ, И — НЕ приведены на рис. 4.20а, б. Этот триггер имеет два установочных входа R и S.
Порядок переключения /^S-триггера на элементах ИЛИ — НЕ приведен в таблице переходов 4.1 или в более компактном виде — в таблице 4.2.
|
|
|
Т а б л и ц а |
4.1 |
Т а б л и ц а 4.2 |
S« |
Rn |
Qrt-I |
Qn |
p,l |
s n |
Rn |
Qn |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
Qn~' |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
H |
1 |
0 |
0 |
1 |
0 |
|
|
|
1 |
0 |
1 |
1 |
0 |
|
|
|
1 |
1 |
0 |
0 |
0 |
|
|
|
1 |
1 |
1 |
0 |
0 |
|
|
|
Из таблиц |
видно, что |
при Rn = |
0, |
S ” |
|
|
тверждение предшествующего состояния, если Qn_1 = 1, либо пере ключение в состояние Qn = 1, если предшествующее состояние было
|
|
|
|
|
|
|
|
|
|
|
|
Q'1-1 = |
0. При R n = 1, S n = 0 |
происходит |
либо |
подтверждение |
предшествующего состояния, если Q"-1 = |
0, либо |
переключение в |
|
о) |
состояние |
Qn = |
0, |
если бы |
R Г |
|
ло |
Qn_1 = |
|
1. При |
Rn = 0, |
> |
Sn — 0 |
состояние |
триггера |
|
|
не |
изменяется, |
т. |
е. |
Q" = |
|
|
= Qn_1. Наконец, |
при |
Rn = |
|
|
= |
1, S n = |
1 состояние триг |
|
|
гера неопределенное |
(Qn = |
Ю |
|
= к) |
и |
такая |
комбинация |
|
входных |
сигналов |
является |
|
|
|
|
недопустимой-, другими сло |
|
|
вами, |
должно |
выполняться |
|
|
условие S nRn — 0. |
|
следует, |
|
|
что |
Из |
сказанного |
|
|
|
|
|
характеристическое |
|
|
уравнение |
|
RS — триггера |
может быть записано в виде: Qn — S n Л/ RnQn~l. Правила работы триггера иллюстрируются записанными на рис. 4.20а кодами вход
ных сигналов |
Rn, S n и соответствующих им выходных сигналов |
Q", Рп, цифры |
всех кодов, находящихся на одинаковых позициях, |
соответствуют значениям сигналов, действующих в течение одних и тех же интегралов времени, а знаки « ~ » (тильда) с цифрой над кодами указывают, как было упомянуто в предыдущем параграфе, длительность задержки — t3 ср, 21 3 ср, Ы3 ср и т. д., с которой уста навливаются сигналы на выходе относительно момента изменения сигналов на входе.
Рассмотрим иллюстрирующий пример. Пусть триггер находится в состоянии, определяемом первой позицией выходных и входных кодов, т. е. Q’ = 1, Р { = 0, R l = S 1 = 0. В некоторый момент ^
