Файл: Самохин А.Ф. Эксплуатация цифровых вычислительных машин [учеб. пособие].pdf
ВУЗ: Не указан
Категория: Не указан
Дисциплина: Не указана
Добавлен: 19.06.2024
Просмотров: 119
Скачиваний: 0
-2 1 1 -
2. В случае короткого замыкания нагрузочного сопротивле
ния будет выполняться операция Р = I . Для выявления этой не исправности на входы необходимо подать сигналы А = О, В = I
или А = О, В = I или А = I , В = 0 . При наличии данной не исправности на выходе вместо нуля будет единица.
3. При обрыве одного из диодов Д| или Jig будет выполнять
ся функция Р = В или Р = А. Выявление этих неисправностей вы
полняется |
подачей сигналов А = О, В = |
I для обрыва |
Д^ и А = I , |
В = 0 для |
обрыва Jig. |
|
|
4. При коротком замыкании одного |
из диодов |
или Jig |
|
будет выполняться функция Р = А или Р = В. Выявление этих не
исправностей может быть выполнено |
сигналами А = I , В = 0 для |
flj и А = О, В = I для Jig. |
|
Обратим внимание на то , что |
неверное выполнение опера |
ции при одной и той же совокупности входных сигналов может быть результатом различных неисправностей. Поэтому для выяв ления фактической неисправности необходимо сопоставить резуль таты выполнения операции при различных совокупностях сигналов,
т .е . выполнить некоторый диагностический.тест для данной схе
мы. На основе проведенных рассуждений можно составить диагности
ческую таблицу |
(см. таблицу 1 2 .4 ). |
|
|
|
|||
|
|
|
|
|
Таблица 12.4 |
||
^ '\ Н е и с п р . |
Обрыв |
К .з. |
Обрыв |
К .з. |
Обрыв |
К .з. |
|
B x . ^ v . |
|
|
|
|
|
|
|
сигналы\. |
|
|
|
|
|
|
|
А=1, |
В=1 |
I |
0 |
0 |
0 |
0 |
0 |
А=0, |
В=0 |
0 |
I |
0 |
0 |
0 |
0 |
А=0, |
В=1 |
0 |
I |
I |
0 |
0 |
I |
А=1, |
В=0 |
0 |
I |
0 |
I |
I |
0 |
- 2 12-
Псщученная таблица из-за ограниченной вариации входных сигна лов не позволяет разделить все неисправности. Однако она су щественно сужает область возможных неисправностей. В большинс тве случаев можно подобрать совокупности сигналов, выявляющие и разделяющие все неисправности. Читателю предлагается соста вить диагностическую таблицу для трехвходовой схемы "И".
Аналогично можно проанализировать и другие алементарные схемы.
Второй и третий этапы выбора испытательных программ рас смотрим на примере диагностики арифметического устройства, по казанного на ри с.1 2 .2 .
Рис. 12.2.
-2 / 3 -
На рис. 12.2 показан один К-й разряд АУ. Схема АУ состо ит из регистра А , на который подается одно из слагаемых,
регистра В дая приема второго слагаемого и получения резуль тата, регистра Р для записи переносов, логических элементов
"И” и "1ИИ", для организации сквозных переносов и дешифрато ров. несоответствия для формирования результата в регистре В на основании анализа состояния триггеров регистров А и Р.
Работа схемы после приема слагаемых (в режиме сложения положительных чисел) выполняется за два такта. В первом так те выполняется анализ содержимого разрядов слагаемых и обра зование первичных и сквозных переносов, которые записываются в регистр Р. Во втором такте происходит формирование суммы в регистре В на основе анализа содержимого регистров А и Р.
Состояние триггеров регистров А и В перед началом сложе ния определяется содержимым соответствующих разрядов слага емых А и В:
|
ТАК = АК |
и ТВК = ВК |
|
|
|
|
|
Образование первичных переносов из К-го |
|
разряда в |
|||
(К + |
1 )-й выполняется элементами HjK |
и HgK |
, реализующими |
|||
функцию |
|
|
|
|
|
|
|
V(K+ 1)J1={TAK* Твк)АЬп |
' |
(I 2 .I ) |
|||
где |
1£П -импульс образования переносов. |
|
|
|||
Сигнал Рк+р поступает в |
цепь |
сквозного |
переноса. |
|||
|
Сквозной перенос из (К - |
1 )-го разряда в |
(К + 1)-й |
|||
разряд формируется алементами |
и MHjR |
по логической |
||||
формуле: |
|
|
|
|
|
|
Р(НН)С = ^ Д ( ТА* VW * Ion |
(12.2) |
- Z14
Таким образом, перенос, поступающий в (К + 1 )-й разряд регистра Р, определяется выражением
а в Н-й разряд регистра Р - выражением |
|
Рк = [ ( Т а (К -0 Л Тв (К -О ^ Р ы ^ (Т а( К - ^ Т В(ы ) ) ] ^ оП ■ |
12,4 |
Во втором такте подачей импульса образования суммы Iос |
|
выполняется поразрядное сложение по fnod2 содержимого |
регист |
ров А, В и Р с образованием результата в регистре В. |
С этой |
целы) дешифратор несоответствия на основе анализа состояния одноименных разрядов регистров А и Р пропускает или не пропус кает имцульо 1оа на счетный вход триггера 7g# , в резуль тате чего в регистре В образуется сумма.
Состояние триггера Твк после выполнения второго такта определяется вырал;ением
Таким образом, логика работы одного разряда АУ, показанно го на р и с.1 2 .2 , описывается последовательностью логических выражений
^ А к = ^ к ’ ^ В к =
Р ,„ - К V TB,)V P „A ( T „ V тек)]л l m |
12.5 |
|
(г« ~ Р Ы Р (Т“ Р 1 л Т“
- 21S -
Если поставить задачу диагностики неисправностей в эле менте И Л И , то при условии проверю! результата работы не
посредственно на его выходе достаточно выпаднить четыре опе рации сложения кодов, содержащих в К-м разряде различные соче
тания цифр (0 |
+ |
0 , 0 + 1 , I + I , 1 + 0 ) . Однако, так как мы |
можем судить |
о |
правильности или неправильности выполнения |
испытательной программы только по сумме, получаемой на выхо де АУ, необходимо обеспечить влияние этой неисправности на
сумму слагаемых. |
Элемент rniHjK участвует в образовании сквоз |
|
ного |
переноса в |
(К + 1)-й разряд. Из выражения 12.2 видно, |
что |
для т о го , чтобы неисправность в элементе ИЛИ^К сказалось |
|
на результате сложения чисел, необходимо в кодах слагаемых |
||
предусмотреть обязательное возникновение переноса из (К - 1 )-г о |
||
разряда. В качестве слагаемых в данном случае могут быть выб
раны следущие пары кодов:
а) |
0 , |
0 . . . |
ОНО . . . О |
в) |
0, |
0 . . . |
0010 . . . |
О |
|
|
О, 0 .. . |
0010 ... |
О |
|
О, |
О . . . |
00X0 ■«« |
о |
|
б) |
о, |
о . . . |
он о . . . |
о |
г) |
0, 0 ... |
0010 . . . |
о |
|
|
о , |
о . . . |
о н о . . . |
о |
|
о , |
о . . . |
о н о . . . |
о |
§ 1 2 .3 , Составление диагностических таблиц с помощью ЦВМ
При составлении диагностической таблицы наиболее трудо ёмким является процесс проверки реакции испытательных про грамм на все неисправности. Вместе с тем, эта работа может быть достаточно просто выполнена с помощью ЦВМ.
Для зтой цели необходимо составить математическую модель диагностируемого устройства, предусмотрев возможность преобра зования модели исправного устройства в модель этого же
|
- 2 / 6 - |
|
устройства |
при наличии различных неисправностей; составить |
|
программу, |
реализующую эту модель в ЦШ и, выполняя с помощью |
|
этой модали преобразования входной информации, имитирующей |
||
тесты , фиксировать результаты, В § |
1 2 ,2 'показано, что логи |
|
ка работы одного разряда АУ (рис. |
12.2) описывается выраже |
|
ниями 1 2 .5 . |
Выражения 12.5 и являются его математической мо |
|
делью. Все логические операции в приведенных формулах выпол
няются машиной. Поэтому программа, моделирующая схему разря да АУ, будет состоять из последовательности команд, выполня
ющих эти операции.
Так как появление той или иной неисправности приводит к
изменению логической формулы элементарной ячейки, в которой она возникла, или некоторой части схемы, то преобразование модели исправного устройства в неисправное заключается в заме
не соответствующих операций программы на новые. Например, ес
ли неисправность приводит к зависанию триггера Тдк в единич
ном положении, то |
в |
программе необходимо вместо операции |
|
Т.Ак = % постав1и;ь |
|
операцию |
= I . |
Преобразование |
модели |
при различных неисправностях осу |
|
ществляется с помощью специальной программы, которая заменя ет те или иные операции в программе модели на новые в соот ветствии с очередной анализируемой неисправностью. Эту про грамму обычно называет программой имитации неисправности.
Для т о го , чтобы проконтролировать реакцию исследуемого
устройства на выполнение испытательных программ, выбранных
для теста , на входа модели (в нашем случае это сигналы ,
Вц , Pj{, 1оп и 100) необходимо подавать такие сигналы и в такой последовательности, как это осуществляется при выпол нении соответствующих испытательных программ. Для этой цели
- 24? -
должен быть предусмотрен блок программы, задачей которого яь -
яяется поочередная подача на входы модели сигналов (входных воздействий), соответствующих испытательным программам. Кроме того , для анализа результатов воздействия неисправностей на выполнение испытательных программ необходим блок программы,
который обеспечивает запоминание эталонов, т .е . входных сиг налов при исправной схеме, сравнивает результаты работы схе мы при неисправностях и выходит на печать или записывает в память номера неверно выполняемых n p orpa t.iM при каждой очеред ной неисправности. Наконец, если, согласно испытательной про грамме, сигналы- с анализируемой схемы обрабатываются каким-
либо образом в других устройствах, необходимо предусмотреть блоки программы, моделирующие эти устройства в исправном со стоянии. При этом эти устройства могут моделироваться лишь частично только в той части, которая необходима для работы испытательных программ. Блок-схема решения задачи составле ния диагностической таблицы показана на рис. 1 2 .3 .
Последовательность работы программы следующая. После пуска программы блок имитации неисправности формирует мо дель исправного устройства. Блок формирования входных сигна лов формирует сигналы, соответствующие первой программе из списка испытательных прогршмм,и выполняется моделирование работы устройства по первой программе. После записи резуль тата выполнения программы (эталона) управление передается снова в блок формирования входных сигналов , который фору-
мирует сигналы, соответствующие вторюй программе и так далее до тех пор, пока не будет исчерпан весь список из 71 про грамм, Цосле этого программа зацикливается через иравую цепочку. При этом блок имитации неисправности формирует и о -
Злк.У^7.
- 2 1 8 -
Рис. 12.3.
- 2 1 9 -
дспъ с первой неисправностью, и происходит поочередное выпол нение всех программ, сравнение результатов с эталонами и за пись номеров неверно выполненных програмл. Затем формируется модель со второй неисправностью и т .д . до тех пор, пока не будет исчерпан весь список неисправностей. Программа может быть выполнена несколько раз, дабы обеспечить высокую досто верность результатов.
Выше мы рассмотрели моделирование устройства при условии,
что состояние элементов не зависит от состояния элементов,
устанавливающихся (вычисляющихся) после данных элементов. В
том случае, если состояние предыдущих элементов зависит от состояния последующих, окончательное состояние всех элемен тов и, следовательно, выходные сигналы не могут быть вычисле ны в один этап. В этом случае модель строится с использова нием итерациошюго процесса. При этом, вычисленные в модели состояния элементов сравниваются с состояниями в предыдущем цикле и, если они не совпадают, то старые состояния заменя ются новыми и вновь выполняется моделирование; так повторя ется до тех пор, пока состояния элементов в двух соседних циклах совпадут, llocie этого программа переходит дальше.
Программа модели для этого случая показана на рис. 12 .4 .
Вели в моделируемой схеме имеются линии задержки, то для их моделирования используется ряд ячеек по количеству на 1салдую линию задер::ски, равному количеству тактовых импуль сов , укгадш.лющихся во г.ремя задер::ски. Передвижение информа ции из одной ячейкл в другую имитирует продвижение задержи ваемого импульса.
Последовательность работы при составлении таблиц сле дующая. Составляется список неисправностей и соответствующих