Файл: Цифровые многозначные элементы и структуры учеб. пособие.pdf
ВУЗ: Не указан
Категория: Не указан
Дисциплина: Не указана
Добавлен: 10.07.2024
Просмотров: 140
Скачиваний: 0
на табл. 29, задающей функцию х X у (mod 7). Отсюда очевиден мето i синтеза схемы, реализующей рассматриваемую функцию. Вначале строим вспомогательные схемы, реализующие функции
Таблица 29
У
"И |
|
1 |
2 ^ 3 |
У |
5 |
IT ' |
|
— — — г- I |
0 |
0 |
г - |
||||
0 |
|
0 |
0 |
0 |
0 |
||
0 |
ч |
! |
2 |
3 |
У |
5 |
6 |
|
|
|
\ |
|
|
|
С---------- |
0 |
|
2 |
У |
б |
1 |
3 |
S |
|
|
|
|
|
|
t_____ |
г1^ |
= |
( 1 |
ПРИ * > 1°-5*Ь |
|
|
|
(О при х С [0,56], |
||
2 о М |
= |
f 1 |
ПРИ |
У > [0,5/г], |
|
|
\0 |
при |
г/<[0,56], |
t = zx + г., (mod 2 ).
0 |
3 |
S |
2 |
5 |
1 |
4 |
|
Кроме функций zlt |
z2 и t, необходимы так |
||
0 |
У |
1 |
5 |
2 |
в |
3 |
|
же их двоичные отрицания zlt z2 и t. |
Для |
||
0 |
5 |
3 |
1 |
в |
4 |
2 |
|
реализации каждой из функций zt потребу |
|||
|
ется не более [0,5 |
6 |
] элементов ху (то |
есть |
|||||||
|
6 |
5 |
|
3 |
_____ь |
) |
|
|
|||
0 |
\ * |
2 |
|
реализующих операцию пересечения). |
|
||||||
С_____ |
|
|
|
|
\ |
Общая схема для выполнения операции |
х X у (mod 6) изображена на рис. 71. Здесь блок D — симметричный [0,5 6 1-значный дешифратор — схема, выход
ными функциями |
которой |
являются |
функции |
|
|
а, = |
((х V У) 0“, |
(i = |
0, 1, |
, |
[0,56]), |
X*у(тойК)
л
7,0- |
<Г *гг |
Рис. 71. Схема для выполнения операции х X у (mod к).
а а £ Ек выбирается произвольно. Реализуется блок D так же, как
обычный одноместный дешифратор (§ 4.6) |
с той лишь разницей, что |
|
на вход вместо сигнала х подается сигнал х \/ у. Элемент |
В — вен |
|
тиль. При фазо-импульсном принципе |
представления |
информа |
ции — это обычный импульсно-потенциальный вентиль (если |
сигналы |
132
zx и z2 потенциального характера). Схемы, реализующие операции
х и х \j у, обозначены символами ~ и \J. Блок Л — комбинационная схема, построенная для половины (так как функция симметрична) той части таблицы истинности, для которой х, у £ (0, 1, ..., [0,5 &]}. Если, например, реализуется функция х X у (mod 7), то блоку Л соответствует функция
Оо V М 2 V М 3 V (ад-08 V К {ху)У V («2 (ху>У V У (ху)У.
Работу всей схемы и блока Л можно уяснить на примере функции
ifli а*)2'- |
при |
= |
1 и ух = 2 |
или *i = 2 |
и ух = 1 , |
|
|
2 _ (2 |
|
||||||
\а1а2> — < |
на остальных наборах, |
|
|
||||
[0 |
|
|
|||||
где Xj = х или хг = |
х и ух = |
у |
или ух = у. Таким образом, функция |
||||
(с\с2)2 после преобразования |
на |
выходе |
совпадает |
с функцией |
х X |
||
X у (mod 7) на восьми |
наборах: (1,2), |
(2,1), (1,5), |
(5,1), (2,6), |
(6,2), |
(5,6), (6,5) и равна 0 на остальных наборах, которым соответствуют другие члены функции, реализуемой блоком Л.
Функции х и х + 1 (mod k) можно реализовать отдельными |
эле |
|
ментами или же как комбинационные схемы. Заметим, что при |
|
|
Ек = { — * ,“ * + 1. •••> — 1.0, 1.......... * — U ) , где |
k — 2t — 1, |
|
упомянутые выше оси симметрии таблицы истинности |
функции |
х X |
X у (mod k) выражены еще яснее. В этом случае вместо операции
х — k — х лучше использовать операцию х = — х.
Описанный метод синтеза схем сложения и умножения в системе теоретико-множественных операций позволяет значительно упрос тить указанные схемы. При этом для построения схемы умножения требуется реализовать лишь одну восьмую часть таблицы истинности.
Этот метод можно распространить и на другие полные системы операций, если они удовлетворяют условию первой теоремы из § 4.3.
Рассмотрим реализацию функций суммы по mod k, переносов при сложении, произведения по mod k и переносов при умножении для случая пространственного представления переменных х и у. Исполь зование системы теоретико-множественных операций здесь обуслов лено тем, что при пространственном принципе представления инфор мации внутри схем могут возникать такие состояния, когда из k циф
ровых шин |
не возбуждена ни |
одна или возбуждено |
s шин, где |
|
1 < s < k. |
При этом отсутствие сигнала на всех k |
цифровых шинах |
||
удобно отождествлять с пустым |
множеством 0 (§ |
3, 5). |
Обозначим |
перечисленные выше функции соответственно q, р, и и w. Записав каждую из них согласно (2.16) и используя соотношения (2.17) — (2 .20), получим
133
134
q = |
Оху V V |
|
(ixtj f |
vV V (i(xVy))'?«./) (/ (JCV */))?(/./) |
||||
|
i=1 |
|
|
i=0 /=*4-1 |
|
|||
|
p = |
Qxy V |
[0,5ft]- |
W V V |
ху |
|||
|
V |
|||||||
|
|
|
|
1=1 |
(1 )1 V |
|||
|
|
ft—2 ft—1 |
|
/=[0,5ft] |
|
|||
|
|
(i(jfV^))p<,,/>0'(JfVy))'’(/,/>. |
||||||
|
V V |
V |
||||||
|
|
1=0 /= 1 + 1 |
|
|
|
|
||
« = |
Oxy v V |
(l'xw <! V |
V |
V |
O' (* V */)) |
(/ (* V i/))Ий,/) |
||
|
1= |
1 |
|
1= 0 / = 1+1 |
|
|
||
|
|
|
[V'ftJ- |
|
/=[/*] |
|
||
|
ш = |
Олт/ V |
V |
|
|
|||
|
(ixy)° V V |
V |
||||||
|
|
|
|
1=1 |
||||
|
v V2 V ( Ц |
х |
У у ) ) |
01(1,/) (/ (* V «/))Mi,/) |
||||
где 21 = |
1=0 /=i+l |
|
|
|
|
|
||
I + i (mod |
&); i! = |
i |
X i |
(mod £). |
|
Так как функции q и р, а также ц и щ> зависят от одних и тех же аргументов, то их удобно реализовать совместно. Схема, реализую щая функции q и р для практически наиболее важного случая /е= 10 , представляет собой треугольную матрицу, сос тавленную из элементов типа И (рис. 72).
Чтобы избежать возникновения ложных сигна лов, выходы элементов И подключены к цифро вым шинам функций q и р через разделитель
ные диоды. |
Заметим, что поскольку р £ |
Е 2= |
|
||||||
= {0 , |
1 }, |
то реализацию функции р можно |
|
||||||
упростить по сравнению с приведенным выше |
|
||||||||
выражением, вводя в схему двоичный элемент |
|
||||||||
типа НЕ (рис. 72). Полный одноразрядный |
|
||||||||
сумматор с пространственным представлением |
|
||||||||
чисел, работающий в десятичной системе счи |
|
||||||||
сления, |
можно |
построить |
на |
основе |
схемы |
|
|||
(рис. 72), |
подключая |
на один |
из ее входов, |
|
|||||
например |
у, |
схему, |
показанную |
на |
|
||||
рис. 73. Здесь г — перенос из младшего раз |
|
||||||||
ряда. |
|
|
|
|
|
|
|
|
|
Структура схемы, реализующей функции |
■&3 • |
||||||||
и и w при k = |
10, показана на |
рис. 74. |
Как |
||||||
в и предыдущем случае, основой схемы |
|
явля |
|
||||||
ется треугольная матрица, |
составленная из |
Рис. 73. Дополнительная |
|||||||
элементов |
типа |
И. |
Схема |
В |
подключения |
||||
выходов этих элементов к |
цифровым |
шинам |
схема для получения пол |
||||||
ного одноразрядного сум |
|||||||||
функций и |
и w представлена на рис. |
75. |
матора. |
135
Следует заметить, что наличие в описанных схемах двух логиче ских уровней может несколько снизить их быстродействие по сравне нию со схемами, аналогичными по функциональному назначению и описанными в [5]. Однако приведенные выше схемы значительно экономичнее известных. Так, например, схемы, описанные в [5] и
136
реализованные в виде однородных интегральных структур, содержат по 100 транзисторов, 117 разделительных диодов (для схемы сложения) и 200 (для схемы умножения). Если же описанные здесь схемы реали зовать с помощью аналогичных технологических приемов, то для схемы (рис. 72) требуется 66 транзисторов и 62 разделительных диода, а для схемы (рис. 74) — 65 транзисторов и 104 разделительных диода.
137
Г Л А В А 5
ВЫЧИСЛИТЕЛЬНЫЕ УСТРОЙСТВА И ИХ ТИПОВЫЕ УЗЛЫ НА МНОГОЗНАЧНЫХ ЭЛЕМЕНТАХ
§ 5.1. Некоторые общие вопросы построения вычислительных устройств на многозначных элементах
Выбор устройств и фазо-импульсных элементов для иллюстрации эффективности применения многозначных элементов в цифровой тех нике не случаен, а вытекает из современного состояния разработок в области многозначных элементов и структур. Рассмотрим кратко основные предпосылки, послужившие основанием для такого выбора.
Из всего разнообразия типов многозначных элементов только фазо импульсные элементы достаточно отработаны, испытаны и практиче ски пригодны для серийного производства [25, 26].
Построение на базе многозначных элементов, в частности фазо импульсных, больших и средних универсальных ЦВМ не целесообраз но по нескольким причинам. Во-первых, не известны достаточно простые элементы, пригодные для построения быстродействующих оперативных запоминающих устройств большой емкости, работающих в /г-значном (k > 3) алфавите. Применение двоичных запоминающих устройств требует или двоичного кодирования fc-значных цифр, или же преобразования /г-значных кодов в двоичные. Все это приводит к излишним аппаратурным затратам. Так как стоимость запоминаю щих устройств соизмерима со стоимостью остальных блоков ЦВМ, то эффект, полученный от применения многозначных элементов в ре гистрах, не может обусловить эффект снижения аппаратурных затрат и стоимости ЦВМ в целом. Во-вторых, следует учитывать, что пока еще не накоплен достаточный опыт применения таких элементов в различных областях цифровой техники. Применение фазо-импульс ных элементов в ЦВМ указанного типа не целесообразно еще и потому, что при фазо-импульсном принципе представления информации в луч шем случае используется одна десятая часть максимально возможно го быстродействия транзисторов, хотя аппаратурные затраты сокраща ются в 3—4 раза. Кроме того, из глав 2—4 следует, что при фазо-им пульсном принципе представления информации трудно реализовать полную систему переключательных функций, обладающую значи тельной избыточностью, а значит получить выигрыш в оборудова нии при построении комбинационных схем.
Следовательно, областью наиболее эффективного применения фазо импульсных элементов являются специализированные цифровые уст ройства, к которым не предъявляются жесткие требования по быстро действию, работа их не сопряжена с необходимостью хранения
138
больших объемов информации, а затраты на оборудование для построе ния комбинационных схем v ставляют незначительную часть общих за трат оборудования. Эти особенности обусловливают последовательный принцип выполнения арифметических и логических операций в циф ровых устройствах на фазо-импульсных многозначных элементах.
§ 5.2. Регистры на фазо-импульсных элементах
Весьма распространенными узлами цифровых вычислительных устройств являются регистры, предназначенные для запоминания, преобразования и сдвига кодов чисел.
Построение регистров с последовательной записью и считыванием на указанных элементах упрощается благодаря тому, что обращение
сл
Рис. 76. Структурная схема регистра.
к любому десятичному разряду (при записи или считывании) осуществ ляется коммутацией только одной шины. Регистр (рис. 76) состоит из десятичных элементов памяти П1 — Пп, входных и выходных клю чей А'. Коммутатор разрядов КР служит для преобразования парал- л льного кода в последовательный. Если КР выполнен на ферриттранзисторных или на каких-либо других динамических ячейках, то в качестве входных и выходных ключей удобно применять феррито вые сердечники с прямоугольной петлей гистерезиса. Используя комму татор на стапнеских элементах (например, на потенциальных триг герах), рационально применять диодно-трансформаторные или диод но-конденсаторные ключи. На рис. 77 показана принципиальная схема
5* |
139 |