Файл: Цифровые многозначные элементы и структуры учеб. пособие.pdf

литель частоты (деление частоты на два), выполненный на триггере ТД. Быстродействие описываемого счетчика определяется выражением

пительным конденсатором является С1. Емкость его выбирается так* чтобы элемент в этом случае обладал девятью состояниями, то есть ре­ ализовал функцию х — 1 (mod 10). При открытом ключе ТЗ емкость

накопительного конденсатора увеличивается на величину С2, которая подбирается таким образом, чтобы элемент обладал одиннадцатью состояниями, то есть реализовал функцию х + 1 (mod 10).

Особенно эффективен описанный метод построения счетчиков в многосчетчиковых системах (рис. 86). Если счет импульсов может одно­ временно производиться только одним из счетчиков, количество

146

сумматоров в этом случае можно сократить до одного, что дает дополни­ тельное упрощение системы.

Представляет интерес оценка аппаратурных затрат, необходимых для построения системы из т, «-разрядных счетчиков. Для построения такой системы (рис. 86) необходимо т регистров, два коммутатора н а т и п выходов соответственно, сумматор и вспомогательные устрой­ ства (генератор тактовых импульсов, генератор констант и др.) Сле­ довательно, аппаратурные затраты Lx (Л, т) на построение системы счетчиков

Lj («, т) = / 4 (16 -f пт + « + т),

L2(«, т) = /4 (10 + Зпт).

Из этих выражений можно найти значения « 0 и т0, начиная с кото­ рых целесообразно применять описанный метод построения счетчиков, а именно:

Lx(«0, т0) = Z-2 («о, т 0).

Отсюда

Анализ полученного выражения показывает, что если при « > 3 число тп > 7, то система счетчиков на основе регистров требует для построения меньше аппаратуры, чем система, построенная на основе фазо-импульсных элементов со счетными входами.

147

§5.4. Последовательные накапливающие сумматоры

Вустройствах с фазо-импульсным представлением информации целесообразно применять последовательный принцип выполнения арифметических операций (§ 5.1). В связи с этим представляют инте­ рес последовательные накапливающие сумматоры, являющиеся основ­ ными узлами арифметических устройств.

Способы сложения цифр, представлен­ ных фазо-импульсными кодами, обычно

сумматора по цепи реализации переноса П в момент начала обработки следующего разряда.

Рис. 88. Функциональная схема последовательного сумматора.

Отметим одну характерную для фазо-импульсного принципа представления информации особенность: импульс, соответствующий сумме, не всегда может появляться в том же такте, в который приходят импульсы слагаемых (в противном случае, например при 5 + + 7 (mod 10) = 2, импульс суммы должен был бы появиться раньше

148

слагаемых). Отсюда вытекает необходимость выделения, по крайней мере, двух тактов для выполнения операции сложения двух цифр. Если разряды yt и х{слагаемых вводить в сумматор последовательно (первое у ( непосредственно на установочный вход элемента Э в первом такте, второе х{— по каналу преобразования во втором такте), то операция сложения требует трех тактов.

Двухтактное суммирование можно обеспечить параллельной ра­ ботой двух каналов преобразования информации на входе элемента Э.

Рис. 89. Временная диаграмма работы последовательного сумматора.

На рис. 88 показана функциональная схема последовательного сумматора. В первом такте Т (рис. 89) элемент Э устанавливается им­ пульсом с фазой I/< (на рис. 89 yt = 4) в состояние yt. Во втором такте при сложении на счетный вход этого элемента из десяти синхроим­ пульсов СИ поступает Ю — xt импульсов, а при вычитании — х{ импульсов. Благодаря этому элемент Э устанавливается в состояние у( + Х{ (mod Ю) при сложении или в состояние yt — xi (mod Ю) при вычитании. Появление импульса на выходе элемента во втором такте свидетельствует о единичном значении сигнала заема при вычитании

149

означает перенос (заем) в старший разряд. Поскольку триггер ТУ устанавливается в состояние «О» константой 9 в первом такте, про­ исходит учет переноса (заема).

В рассмотренном сумматоре лишь элемент Э используется во всех трех тактах, а остальные блоки работают только в одном из тактов. Учитывая эту особенность, можно примерно в три раза повысить быстродействие сумматора без значительного усложнения его схемы (рис. 90). Здесь слагаемое у поразрядно поступает на набор ключей, с помощью которых шина у поочередно подключается к установочным входам элементов Э1, Э2 и ЭЗ. Слагаемое х со сдвигом на один такт

относительно слагаемого у поступает на ПФД. Длительность импульса преобразуется блоком ПДЧ в число-импульсный код, который в со­ ответствующие такты поступает на счетные входы Э1, Э2 и ЭЗ. Резуль­ тат суммирования считывается с выходов этих элементов. Таким об­ разом, на Э1 суммируются 1 + 3/-е разряды, на Э 2 — 2 + 3;-е и на

Описанные сумматоры не превосходят двоично-десятичные по слож­ ности и не требуют дополнительного оборудования для преобразования кодов при выполнении операции вычитания.

Способы формирования сигналов суммы в параллельных суммато­ рах [25, 26] также обычно основываются на преобразовании фазо­ импульсных кодов в число-импульсные и использовании фазо-импуль­ сных элементов со счетным входом.

150

§ 5.5. Множительные и делительные устройства на фазо-импульсных элементах

В современных цифровых контрольных и измерительных устрой­ ствах часто необходимо вычислять искомые величины по результатам косвенных измерений. Как правило, такие вычисления сводятся к операциям умножения или деления. При этом для удобного и нагляд­ ного отображения результатов измерений множительные и делитель­

и трех триггеров, необходимых для выработки последовательностей управляющих сигналов.

Операция умножения выполняется последовательным прибавле­ нием множимого к сумме частичных произведений со сдвигом этой суммы вправо. Перед началом умножения множимое находится во вто­ ром регистре, а множитель — в третьем. После выполнения операции умножения старшие разряды результата будут записаны в первом регистре, а младшие — в третьем. Сигнал х начала операции устанав­ ливает коммутатор КР2 в первое состояние, то есть к последователь­ ному выходу регистра РЗ будут подключены соответственно вход и выход младшего разряда регистра. Этот же сигнал устанавливает триггер Т1 в состояние «1». В результате этого в счетчик циклов СчЦ запишется младшая цифра множителя, после чего триггер Т1 устанав­ ливается в состояние «О», а триггер Т2 в состояние «1». Затем, если

151