Файл: Цифровые многозначные элементы и структуры учеб. пособие.pdf
ВУЗ: Не указан
Категория: Не указан
Дисциплина: Не указана
Добавлен: 10.07.2024
Просмотров: 133
Скачиваний: 0
цифра в счетчике не равна нулю, вырабатывается сигнал, который устанавливает Т2 в состояние «О» и поступает на вычитающий вход счетчика СчЦ (то есть цифра, записанная в нем, уменьшится на еди ницу). Этот же сигнал поступает на коммутатор КС, в результате чего к числу, записанному в регистре Р1, прибавится множимое. Сигнал конца операции сложения установит триггер Т2 в состояние «1» и т. д. Описанный процесс прекратится, когда счетчик СчЦ уста новится в нулевое состояние. В этом случае вырабатывается сигнал, который устанавливает триггер ТЗ в состояние «1», а Т2 в «О». Потен циал с выхода ТЗ открывает схему совпадения, через которую цифра младшего разряда частичного произведения перепишется из регистра Р1 в соответствующую ячейку регистра Р2. После этого произойдет сдвиг вправо на один разряд частичного произведения. Импульс конца операции сдвига установит триггер Т1 в состояние «1»и переве дет коммутатор КР2 в следующее состояние. Вследствие этого в счет чик СчЦ запишется следующая цифра множителя и т. д. П| оцесс прекратится, когда произойдет умножение множимого на все разряды множителя. В этом случае после очередного сдвига частичного произве дения коммутатор КР2 будет находиться в последнем п-м состоянии (.п — число разрядов множителя). Совпадение импульса конца сдви га с сигналом на выходе последнего разряда КР определяет момент завершения операции умножения.
Оборудование делительного устройства (рис. 92) такое же, как и у множительного устройства. Отличие состоит только в том, что для реализации необходимой последовательности управляющих сигналов в данном случае требуется два триггера — триггер 77 и триггер зна ка операции ТЗн, а счетчик циклов СчЦ имеет суммирующий, вычи тающий и установочный входы. Деление осуществляется последова тельным вычитанием делителя из делимого до появления отрицатель ного остатка, после чего восстанавливается положительный остаток. Сигнал х начала операции устанавливает триггер ТЗн в «О», а комму таторы КР1 и КР2 соответственно в «1» и «л» (п — число разрядов в регистрах). Этот же сигнал поступает на суммирующий вход счет чика СчЦ и запускает коммутатор КС, благодаря чему из делимого вычитается делитель. После окончания операции вычитания с помощью
схем совпадения И1 и |
И2 анализируется состояние триггеров 7/7 |
|
и ТЗн. |
Если в триггерах ТП и ТЗн записаны нули, это означает, что |
|
остаток |
положительный |
и необходимо из него вычитать делитель. |
В этом случае схема И1 вырабатывает сигнал, который запускает КС, устанавливает КР1 в состояние «1» и поступает на суммирующий вход счетчика СчЦ. Вследствие этого из остатка вычтется делитель, а со держимое СчЦ увеличится на единицу. После окончания операции вычитания вновь будет производиться анализ состояний триггеров ТП, ТЗн и т. д. Этот процесс прекратится, когда ТП после очередного вы читания установится в состояние «1», что означает появление отрица-
152
тельного остатка. В этом случае с помощью схемы И2 вырабатывается сигнал, который устанавливает триггер ТЗн и коммутатор КР1 в со стояние «1», поступает на вычитающий вход счетчика СчЦ и запускает коммутатор КС, что приводит к восстановлению положительного ос татка. Сигнал конца операции сложения устанавливает триггер 77
в состояние «1 », происходит перезапись очередной цифры частного из счетчика СчЦ в соответствующий разряд РЗ. Кроме того, сигнал перезаписи переводит коммутатор КР2 в следующее состояние, уста навливает счетчик СчЦ в «О» и поступает на устройство сдвига УС.
После окончания |
операции сдвига |
остатка на один разряд влево |
УС вырабатывает |
сигнал, который |
устанавливает KPJ в состояние |
«1», возвращает триггер ТЗн в исходное (нулевое) состояние, поступает на суммирующий вход счетчика СчЦ и запускает КС. Описанный про цесс завершится после того, когда будут определены все цифры част ного. При этом коммутатор КР2 будет находиться в состоянии «1».
|1 |
896 |
153 |
Совпадение сигнала перезаписи очередной цифры частного с сигналом на выходе первого разряда коммутатора КР2 определяет момент за
вершения |
операции деления. |
|
|
|
|
|
|||
|
Представляет интерес сравнение аппаратурных затрат М на по |
||||||||
строение |
множительного устройства |
на фазо-импульсных элементах |
|||||||
с аппаратурными затратами L на построение аналогичного устройства |
|||||||||
на триггерных декадах. Выражения для М и L имеют вид: |
|
||||||||
|
|
|
|
|
|
ю |
|
|
|
|
|
|
М = 3пМх + 2пМ2+ 2 М 1ъ |
|
|
|
|||
|
|
|
|
|
|
г = з |
|
|
|
|
|
|
L — З п + 2nL2+ L4 -f- L6 + L-j + Ls + L9, |
|
|
||||
где Mi и Lt— аппаратурные затраты |
на один разряд регистров (г = |
||||||||
= |
1), на один выход коммутатора (г = |
2 ), на устройство сдвига (/ = 3), |
|||||||
на |
сумматор (i = 4), на коммутатор |
сумматора |
(г = 5), |
на счетчик |
|||||
(i |
= 6), на управляющие триггеры (i |
= 7), на усилители и логические |
|||||||
элементы |
(i |
= 8), на генераторы тактовых импульсов (i |
= |
9) и фазо |
|||||
импульсных |
констант (г = |
10); п — число десятичных |
разрядов ре |
||||||
гистров. |
|
|
|
|
транзисторов, то можно счи |
||||
|
Если оценивать Л4,- и L; количеством |
||||||||
тать, что |
|
|
|
|
|
|
|
|
|
М г = М 2 = М3 = 2, М4 = |
8 , Мъ= |
5, |
Мв = 4, |
М 1= 6 , |
Ма = 20, |
||||
|
М. = 2, М10 = 14, |
L, = 8 , L2= |
1, L4 = |
10, L6= |
8, |
Ц = 6, La — 30, L9= 2.
Следовательно, Л4 = 10« + 61, L = 26 n + 56, а это значит, что множительное устройство, построенное на фазо-импульсных элементах, будет в 2—2,5 раза проще аналогичного устройства на триггерных де кадах. При этом уменьшаются потребляемая мощность, габариты и вес устройства. Аналогичные выводы можно сделать и относительно дели тельных устройств.
§ 5.6. Клавишная суммирующая машина
Улучшение технико-экономических показателей цифровых устройств вследствие применения фазо-импульсных многоустойчивых эле ментов особенно наглядно иллюстрируется при построении небольших вычислительных машин типа настольных клавишных с объемом памяти до 30—40 десятичных цифр. При этом для построения регист- р о ! пригодны наиболее простые фазо-импульсные элементы типа син хронизированного релаксатора с емкостным накопителем (рис. 32). Ниже описывается настольная клавишная вычислительная машина, разработанная в СКВ завода «Точэлектроприбор», которая автома тически выполняет операции сложения, вычитания, сдвига и полуавтоматич ски — умножения [2 ].
154
Машина (рис. 93) состоит из двух регистров Р1 и Р2, коммутатора разрядов КР, сумматора С, а также устройств сдвига УС, управле ния УУ, ввода УВ и индикации УИ. Рассмотрим особенности построе ния отдельных устройств машины.
Регистры Р1 и Р2 построены так, как описано в § 5.2. Для распо знавания состояний ячеек регистров и для синхронизации работы узлов машины в устройстве управления УУ имеется генератор фазо-импульс ных констант ГК- Коммутатор разрядов КР поочередно подключает
гЧ! |
УИ |
|
|
|
|
УУ |
|
|
|
|
|
||
|
|
|
|
|
|
|
ч . |
|
|
|
£ |
ЕШ- |
|
Р1 |
|
|
с |
|
||
|
КР |
|
I t |
j-EhOU |
ГК |
|
' - И |
S " l-> П 7 1 |
D |
|
|||
Р2 |
Ц>- |
|
||||
ч |
|
|
|
|
±= |
|
3= |
|
|
|
|
KV'iK |
УВ |
- 1Д |
|
|
|
|
Х И -Г LH| |
|
|
|
|
|
|
|
|
ЦщрроВые |
IСломеВычи- |
СдВие |
Сдвиг |
|
||
В ние |
тание |
|
КР |
|
||
клабиши |
|
I Управляющие клавиши |
|
|||
|
|
{ |
{ |
{ |
{ |
|
Рис. 93. Блок-схема клавишной вычислительной машины.
вход и выход соответствующей ячейки памяти к последовательному входу и выходу регистра. КР построен на основе реверсивного триггерного счетчика с коэффициентом пересчета п (п — число разря дов в регистре) и дешифратора. Сумматор С состоит из фазо-импульс ного элемента со счетным входом и преобразователя фазо-импульс ного кода в число-импульсный (§ 5.4). Для формирования одного раз ряда суммы необходим временной интервал длительностью в несколько тактов, для выработки которого служит коммутатор КС, находя щийся в устройстве управления. Сумматор реализует операции сло жения и вычитания, благодаря чему отпадает необходимость в преоб разовании прямого кода в дополнительный и обратно. Возникающий при суммировании (вычитании) перенос (заем) запоминается на триг гере и учитывается при обработке следующего разряда.
155
Устройство сдвига УС предназначено для сдвига влево множимого при полуавтоматическом умножении. Работа этого устройства основана на последовательной перезаписи информации с t-й ячейки регистра в i + 1 -ю с последующей записью в младший разряд регистра константы нуль.
Устройство индикации выполнено на газоразрядных лампах. При вводе чисел в машину на индикацию выводится содержимое ре гистра Р2, а после окончания выполнения операций — регистра ре
зультата Р1.
Устройство ввода УВ со держит 10 клавишей для на бора цифр, четыре управляю щих клазиши («Сл», «Вьт ,
«Сдв», «Сдв. КР») и две кла виши для общего сброса и сброса второго регистра. Кла виша «Сдв. КР» служит для сдвига влево на один разряд коммутатора разрядов при ис правлении неправильно на бранной цифры. В машине при менены бесконтактные клави ши, работающие на принципе изменения емкости. Посколь ку, при фазо-импульсном
принципе представления информации числа передаются по одной ши не, для образования импульсов записи достаточно иметь один датчик одиночных импульсов ДОИ. Управляющие сигналы также удобно кодировать фазой импульсов, так как и в этом случае достаточно одного ДОИ. Для пространственного разделения управляющих сиг налов после ДОИ служат ключи К-
Рассмотрим принцип действия машины. Работа всех узлов машины синхронизируется генератором синхроимпульсов ГСИ. Числа всегда вводятся во второй регистр со старших разрядов, начиная с восьмого, пятого или третьего (в зависимости от положения переключателя в передней панели машины). Перезапись из второго регистра в первый производится через сумматор как операция сложения с нулем. При
нажатии клавиши «Сл» или |
«Выч» выдается импульс на |
установку |
КР в первое положение, а |
триггера останова ТОс — в |
состояние |
«1». На КС через ключ К, коммутируемый ТОс, поступают импульсы с фазой 9. На выходе сумматора появляются сигналы, соответствующие сумме (разности), которые записываются в первый регистр. При переходе коммутатора КР в последнее состояние вырабатывается сигнал конца операции, который устанавливает ТОс в «0».
Умножение выполняется последовательным суммированием со сдвигом множимого влево.
156