ВУЗ: Не указан
Категория: Не указан
Дисциплина: Не указана
Добавлен: 23.06.2024
Просмотров: 130
Скачиваний: 1
на резисторах. |
Различные варианты |
таких |
схем |
отличаются |
принципиальной |
|
схемой |
усилителя-инвертора. |
|
|
|
|
|
В последние годы элементная база различных областей цифровой техники все |
||||||
шире |
включает |
в себя интегральные |
схемы |
(ИС), |
в которых |
функциональный |
элемент не может быть разбит на отдельные компоненты. По конструктивно-тех
нологическим |
особенностям интегральные схемы можно разделить |
на три группы: |
1) гибридные |
ИС, в которых пассивные компоненты выполняются |
в виде пленок, |
а в качестве активных (транзисторы, диоды) используются навесные дискретные компоненты; 2) полупроводниковые ИС, в которых все компоненты как пассив ные, так и активные, выполнены в монокристалле полупроводника; такие схемы могут быть однокристалльными и поликристалльными; 3) пленочные ИС, в кото
рых и активные и пассивные компоненты выполнены |
в виде пленок. |
По уровню интеграции, т. е. по числу отдельных |
компонент в одном функ |
циональном элементе, ИС могут быть разделены на группы: 1) ИС с низким уров
нем интеграции, включающие до |
10 логических вентилей («И» — «НЕ», |
«ИЛИ» — |
||
«НЕ») и до 50—60 компонент; |
2) ИС со средним уровнем интеграции, |
включаю |
||
щие до 100 логических вентилей |
|
и до 200—300 компонент; 3) ИС с высоким |
уров |
|
нем интеграции, представляющие |
собой законченные функциональные узлы; |
такие |
||
ИС получили название большие |
|
интегральные схемы (БИС). |
|
|
Из названных видов ИС наиболее перспективными следует признать полупро водниковые интегральные схемы. Это объясняется тем, что полупроводниковые монолитные схемы по электрическим параметрам оказываются не хуже соответ ствующих схем на дискретных компонентах, а по таким важнейшим параметрам, как надежность, стоимость, габариты, значительно превосходят их.
В настоящее время наибольшее распространение получили интегральные схемы с низким уровнем интеграции. Системы логических элементов с низким
уровнем |
интеграции, |
как правило, включают следующие функциональные эле |
|||||||
менты: |
а) сгруппированные |
инверторы |
в количестве |
до |
6 штук; б) |
одиночные |
|||
и |
сгруппированные |
до четырех логические вентили |
«И—НЕ» с числом |
входов |
|||||
от |
2 до 8; в) расширители, |
увеличивающие логические |
возможности |
вентилей; |
|||||
г) |
различные более |
сложные логические схемы (полусумматоры, схемы |
«И» — |
||||||
«ИЛИ» — «НЕ» и т. |
п.); д) |
одиночные |
и сгруппированные запоминающие |
триг |
|||||
геры; е) одиночные и сгруппированные счетные триггеры; ж) мощные буферные
элементы и некоторые другие. Такие системы отличаются универсальностью |
и мо |
||
гут быть |
использованы |
в различных цифровых устройствах — цифровых |
вычис |
лительных машинах, схемах автоматики, цифровых измерительных приборах. |
|||
Все |
потенциальные |
элементы могут быть охарактеризованы набором |
основ |
ных параметров, определяющих основные свойства элементов, допустимые соче тания схем в устройстве и описывающих в обобщенном виде работоспособность схем в сложных устройствах. Основные параметры являются общими для всех известных типов потенциальных элементов и позволяют сравнивать между собой схемы различных типов. К числу основных параметров относятся такие, как сред няя задержка распространения сигнала, средняя потребляемая мощность, коэф фициенты объединения по входу и разветвления по выходу, максимальная частота счета триггера в системе, статическая помехоустойчивость. Основные параметры тесно связаны между собой функциональными зависимостями, которые опреде ляются типом элементов. Это приводит к тому, что улучшение одного из основных
параметров системы элементов |
при неизменных параметрах компонентов воз |
можно только за счет ухудшения |
других параметров. |
Анализ логических элементов, выпускаемых в США [24], позволяет сделать следующие выводы; 1) наибольшим быстродействием обладают ТТЛ-элементы (задержка распространения до 6 нсек) при хорошей помехоустойчивости ( t / „ m a x до 1 в); причем, такие элементы имеют наименьшее число компонент на один вентиль по сравнению с другими типами. Это обусловило все более широкое использование ТТЛ-элементов в зарубежных цифровых устройствах; 2) ДТЛ-эле- менты по своим параметрам близки к ТТЛ-элементам, уступая им в быстродей ствии в 1,5—2 раза; 3) РТЛ-элементы являются наиболее простыми по схеме, но характеризуются невысокой помехоустойчивостью и невысоким быстродействием; получение достаточно малых задержек распространения связано с существенным увеличением потребляемой мощности. Такие элементы используются для построе ния микромощных схем, где они имеют преимущества перед ТТЛ- и ДТЛ-эле-
ментами; 4) РКТЛ-элементы целесообразны при построении микромощных схем с повышенным быстродействием, что обеспечивается введением ускоряющего кон денсатора; 5) ППТЛ-элементы обеспечивают получение высокого быстродействия (задержка распространения до 4 нсек), однако характеризуются низкой помехо устойчивостью и высоким потреблением мощности, ввиду чего применение их це лесообразно лишь в тех случаях, когда требуемое быстродействие устройства не обеспечивается ТТЛ-элементами.
3-3. Построение логических узлов с памятью
Элементы памяти. К а к правило, в логических устройствах в ка честве элементов памяти используются триггеры. Все известные схемы триггеров, в зависимости от способа записи информации, можно разделить на четыре группы. При этом воспользуемся обо значениями, принятыми в з а р у б е ж н о й литературе и применяемыми разработчиками отечественных логических элементов .
а)
S R а(м)
0 0 Q(t)
1 0 1
0 1 0
1 1 -
б) |
|
в) |
|
Q |
Q |
О |
Q |
° |
2 |
о |
А |
S |
R |
R |
s |
Рис. 3-4. ^S-триггер с таблицей перехо дов (а) и принципиальные схемы RS- триггера на элементах «И» — «НЕ» (б)
и на элементах —ИЛИ» — «НЕ» (в)
/. |
RS-триггер |
представляет собой |
статический з а п о м и н а ю щ и й |
||||||||||
триггер и имеет два входа S и R и два выхода Q и Q. Условное |
|||||||||||||
обозначение |
^ 5 - т р и г г е р а |
и |
т а б л и ц а |
переходов представлены на |
|||||||||
рис. |
3-4, а. |
Вход |
5 с л у ж и т |
для |
установки триггера в состояние Q |
||||||||
(Q = |
l ) , вход R — д л я |
установки |
триггера |
в |
состояние |
Q |
(Q = 0) . |
||||||
К а к |
видно из т а б л и ц ы переходов, одновременная подача |
сигнала, |
|||||||||||
равного единице, на оба входа |
не имеет смысла . Принципиаль |
||||||||||||
ные |
схемы |
^ S - т р и г г е р а |
на |
элементах |
И — Н Е |
и И Л И — Н Е |
пред |
||||||
ставлены на рис. 3-4, |
бив. |
|
|
|
|
|
|
|
|
||||
^ S - т р и г г е р применяется |
д л я |
построения |
различного |
рода |
схем |
||||||||
памяти двоичной |
информации . |
|
|
|
|
|
|
|
|||||
2. |
D-триггер |
представляет собой синхронизированный |
|
/ ^ - т р и г |
|||||||||
гер, т. е. он принимает на выходах значения входов не в момент
поступления входных сигналов, а в момент прихода сигнала |
на |
||||||
синхронизирующий вход Т. Очень часто |
такой триггер |
н а з ы в а ю т |
|||||
^Sr- триггер, или з а д е р ж а н н ы й . Условное |
обозначение |
и т а б л и ц а |
|||||
переходов Ь-триггера приведены |
на рис. 3-5, а. К а к видно |
из |
таб |
||||
лицы переходов, выход Q принимает значение входа |
D |
только |
|||||
после прихода сигнала Т (отсюда |
название з а д е р ж а н н ы й триггер) . |
||||||
Н а рис. 3-5, |
б представлена |
принципиальная |
схема |
двухтакт |
|||
ного D-триггера. |
Н а первом такте в момент Т = 1 |
во вспомогатель - |
|||||
ный |
триггер |
Р записывается информация, поступившая на вход, |
|||||||||||||||
а |
на |
втором |
такте, |
когда 7" = 0, |
информация |
из |
вспомогательного |
||||||||||
триггера |
Р переписывается |
в основной триггер Q. Триггер |
имеет |
||||||||||||||
|
|
|
а) |
D |
0 |
|
|
б) |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||
|
|
|
|
Т |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
D |
9 |
|
Со |
L |
|
Л-оЕ |
Со |
*ч |
і— |
|
|
||
|
|
|
|
|
|
|
|
|
|
||||||||
|
|
|
D |
Т |
Q(t*1) |
г |
3 |
|
^ |
|
|
TJBL& |
|
||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||
|
|
|
0 |
0 |
Q(t) |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
1 |
0 |
ОШ |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
0 |
1 |
0 |
|
|
А — I |
|
I — в |
л Т і |
/ |
I |
|
|||
|
|
|
1 |
J |
1 |
|
|
|
|
||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||
|
|
|
г) |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Ео~ |
|
|
|
|
им |
|
|
|
|
|
|
|
|
||
|
|
ро- |
|
|
|
|
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
I 11 |
J l |
|
1 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
- - t |
|
' |
|
|
|
|
|
|
|
|
|
|
|
д) |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Ро- |
|
|
|
|
|
|
|
|
-о В |
|
|
|
|
|
|
|
|
|
|
|
и. |
|
|
|
д |
|
|
|
|
|
|
|
|
|
|
Рис. |
3-5. |
D-триггер с таблицей |
переходов (а) |
и схемы D-триггера |
|||||||||||
|
|
на элементах |
„ИЛИ" — „НЕ" |
(б, |
в, |
г, д) |
и на элементах „И", „ИЛИ", |
||||||||||
|
|
|
|
|
|
„НЕ" |
(„И", „ИЛИ" — „НЕ") |
(е) |
|
|
|
|
|||||
установочные |
входы |
U0 |
и |
£Д. По |
входу Uo производится |
установка |
|||||||||||
в |
состояние |
Q(Q=0), |
|
а |
по |
входу 0\ |
— в состояние Q=l. |
Кроме |
|||||||||
основных |
выходов |
Q |
и |
Q, |
триггер |
имеет |
ряд |
вспомогательных |
|||||||||
(Р, Р, А, В, С, £ ,) .которые могут использоваться при синтезе раз личных узлов . В частности, с выхода В снимается сигнал переноса при построении счетчиков.
Триггер |
на рис. 3-5, в отличается только наличием одного уп |
р а в л я ю щ е г о |
входа D. |
Триггеры |
на рис. 3-5, г и д построены по отличным от первых |
двух схемам . Они имеют меньшее количество вспомогательных вы
ходов |
(аналогичные выходы |
у |
всех |
|
триггеров обозначены |
одина |
|||||||||||||||||||
ковыми |
буквами) |
и требуют меньшего числа операций |
инверсии. |
||||||||||||||||||||||
|
При использовании |
элементов |
И — Н Е |
схемы £>-триггера |
а н а л о |
||||||||||||||||||||
гичны |
и |
получаются |
заменой |
вентилей |
И Л И — Н Е |
на |
|
И — Н Е , |
|||||||||||||||||
а т а к ж е |
всех |
входных |
|
и |
выходных |
переменных |
|
их |
инверсиями. |
||||||||||||||||
|
Н а |
рис. 3-5, е |
представлена |
принципиальная |
схема |
D-триггера |
|||||||||||||||||||
на |
элементах И, И Л И , |
|
Н Е |
(И, |
И Л И — Н Е ) . |
Т а к а я |
схема |
|
требует |
||||||||||||||||
а) |
|
|
|
|
|
|
|
|
минимальное число операций инвер |
||||||||||||||||
|
о' |
|
|
|
|
|
|
сии, но |
здесь |
не |
удается |
использовать |
|||||||||||||
|
J |
|
|
h |
|
Q |
вспомогательные |
выходы |
А, |
|
В, |
|
С и |
||||||||||||
|
|
|
|
6 |
|
Е. Следует |
отметить, |
что |
построение |
||||||||||||||||
|
к |
д |
|
|
|
|
|
|
|||||||||||||||||
|
|
|
|
|
|
|
Д - триггера совсем без операции ин |
||||||||||||||||||
J |
к |
0(Щ |
|
|
|
|
|
версии |
невозможно . |
|
|
|
|
|
|
|
|
||||||||
|
|
|
|
|
|
|
Схема |
Д - триггера |
на |
элементах |
|||||||||||||||
0 |
0 |
Q(t) |
|
|
|
|
|
|
|
||||||||||||||||
|
|
|
|
|
И — И Л И — Н Е |
отличается |
от |
|
преды |
||||||||||||||||
1 |
0 |
|
1 |
|
|
|
|
|
дущей необходимостью заведения об |
||||||||||||||||
0 |
1 |
0 |
|
|
|
|
|
ратных |
связей |
в |
к а ж д о м из |
|
запоми |
||||||||||||
|
|
|
|
|
нающих триггеров через схему И в |
||||||||||||||||||||
1 |
1 |
щ |
|
|
|
|
|
||||||||||||||||||
|
|
|
|
|
точку |
|
расширения |
по |
И Л И |
|
|
схемы |
|||||||||||||
Рис. 3-6. //(-триггер с |
таблицей |
И — И Л И — Н Е . |
|
|
|
|
|
|
|
|
|
|
|||||||||||||
|
|
3. |
JK-триггер, |
|
в |
отличие |
|
от |
|
RS- |
|||||||||||||||
переходов |
(а) |
и |
его |
принци |
триггера, |
изменяет |
свое |
состояние |
|||||||||||||||||
|
пиальная |
схема |
(б) |
|
|
||||||||||||||||||||
|
|
|
при |
|
входной |
комбинации |
/ = |
/ С = 1 , |
|||||||||||||||||
|
|
|
|
|
|
|
|
|
|
||||||||||||||||
|
|
|
|
|
|
|
|
|
т. е. этот |
триггер |
м о ж е т |
быть |
|
исполь |
|||||||||||
зован |
в |
качестве |
счетчика. Условное обозначение и |
т а б л и ц а |
пе |
||||||||||||||||||||
реходов //( - триггера представлены на рис. 3-6, а. Вход |
|
/ |
пред |
||||||||||||||||||||||
ставляет |
собой |
импульсный |
вход |
установки |
триггера |
в |
состояние |
||||||||||||||||||
Q = l , |
а |
вход К — импульсный |
вход |
|
установки триггера |
в |
|
состоя |
|||||||||||||||||
ние |
Q (Q = |
0) . Н а |
рис. |
3-6, |
б |
представлена |
принципиальная |
схема |
|||||||||||||||||
/ / ( - т р и г г е р а |
на |
элементах И Л И — Н Е . |
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||||
Ч а с т н ы м |
случаем //( - триггера |
является |
Г-триггер, |
который |
по |
||||||||||||||||||||
лучается при объединении входов / и /( . Такой триггер |
представ |
||||||||||||||||||||||||
ляет собой |
импульсный |
счетный |
триггер. |
|
|
|
|
|
|
|
|
|
|
||||||||||||
//( - триггер применяется д л я построения счетчиков с последова |
|||||||||||||||||||||||||
тельным |
и п а р а л л е л ь н ы м |
переносом. |
|
|
|
|
|
|
|
|
|
|
|
|
|
||||||||||
4. |
Синхронизированный |
|
|
JK-триггер |
управляется, |
к а к |
и |
//( - триг |
|||||||||||||||||
гер, |
сигналами |
на |
входах |
/ |
и |
К. |
Однако |
переключение |
триггера |
||||||||||||||||
из одного состояния в другое осуществляется при поступлении син хронизирующего сигнала на вход С. Условное обозначение и таб лица переходов синхронизированного //( - триггера, н а з ы в а е м о г о
в дальнейшем //(С - триггером, представлены на |
рис. |
3-7, а. Прин |
||||
ципиальная схема //(С - триггера на элементах |
И — Н Е |
представ |
||||
лена на рис. 3-7, |
б. Аналогично строится //(С - триггер |
на |
элементах |
|||
И Л И — Н Е . П р и |
этом, |
как |
отмечалось выше, входные |
и |
выходные |
|
переменные з а м е н я ю т с я |
их |
инверсиями . |
|
|
|
|
