определяемое по правилу: D = R*0п—R (где ^ — разряд ность результатов), характеризует параметрическую из быточность процессора.
Величина накопившейся в этих разрядах ошибки вы числений не должна превышать половины цены младше го разряда результата. Любой одиночный или групповой сбой в младших D разрядах процессора с равной вероят ностью может уменьшить или увеличить эту ошибку. В первом случае отсутствие какой-либо реакции системы контроля на этот сбой даже желательно с точки зрения уменьшения затрат времени на ненужное исправление последствий сбоя. В последнем случае возможны раз личные ситуации.
Пусть А д , |
А р — соответственно значения допустимой |
и реальной |
(при отсутствии сбоев) результирующей |
ошибки, а А с б — ошибка, возникшая в результате сбоя. Поскольку Др^Ад, то реакция системы контроля на сбой при выполнении условия А Сб ^ А д —А р не требуется.
В случае одиночного сбоя справедливо равенство:
Доб/Дд = 2~M/2~« = 2r- m,
где М — номер разряда, в котором произошел сбой. Последнее равенство показывает, что степень влия
ния одиночного сбоя на точность результатов убывает с удалением вправо сбойного разряда относительно младшего разряда результатов в геометрической прогрес сии со знаменателем 2-1. Влияние ошибки, вносимой групповым сбоем, на точность результатов зависит от суммы относительных весов всех сбойных разрядов.
м.&
где Z — множество номеров Mi разрядов, в которых про изошел сбой.
Ситуация, требующая реакции системы контроля на сбои, возникает в том случае, когда А Сб > А д — А р .
В частности, одиночный или групповой сбой в любом ■ из R разрядов результата всегда приводит к необходи мости устранения его последствий, поскольку в этом случае всегда выполняется неравенство: А Сб > А д .
Итак, из приведенных выше умозрительных рассуж дений можно сделать вывод, что сбои в разрядах, харак-
