Файл: Гутников, В. С. Интегральная электроника в измерительных приборах.pdf

близкому к нулю, транзистор насыщается и тем самым присоединяет к ну­ левому потенциалу вход инвертора, состоящего из трех одноэмиттерных транзисторов. Если же на все входы (эмиттеры) цепи «И» подан потенциал,, близкий к напряжению питания (потенциал «1»), то база-коллекторный пе­ реход многоэмиттерного транзистора оказывается смещенным в прямом на­ правлении. Этот переход открыва-

иd логического расширителя

(ПТТЛ) отличаются от рассмот­ ренных выше схем ИС тем, что открытые транзисторы в них не входят в ре­

жим насыщения. Благодаря этому повышается быстродействие таких схем

[3, 22].

На основе переключателей тока построена серия логических ИС 137. На рис. 8 показана принципиальная схема ИС 1ЛБ371. Схема содержит четыре

тогда, когда на всех входах схемы присутствует потенциал, соответствующий уровню «О». Если же хотя бы на одном входе потенциал соответствует еди­ нице, то на выходе этого повторителя получаем низкий уровень, соответст­ вующий нулю. Следовательно, сигнал с выхода повторителя на транзисторе Т4 соответствует функции «НЕ—ИЛИ» от трех входных сигналов. Поскольку транзистор Тб закрыт тогда, когда открыт один из транзисторов 77, 72 или ТЗ, то с выходов эмиттерного повторителя на транзисторе 75 снимаем сиг­ нал, который равен инверсии сигнала с триода Т4, т. е. сигнал, соответствую­ щий функции «ИЛИ» от трех входных сигналов.

Перепады выходных напряжений, снимаемых со схем ПТТЛ, не превы­ шают падений напряжения на открытом переходе база — эмиттер транзистора

(0,7—0,9 в ) .

Эмиттеры транзистора Т4 и Т5 не соединены внутри ИС со своими эмиттерными резисторами, что дает возможность присоединять выходы несколь­ ких схем к одному эмиттерному резистору. Тем самым будет образована схема «ИЛИ» для выходных сигналов нескольких ИС.

Увеличение входов ИС 1ЛБ371 может быть произведено путем присоеди­ нения к выводам 5 и 11 дополнительных транзисторов, содержащихся в рас­ ширителе 1ЛП371.

При рассмотрении схемы рис. 8 мы все входные и выходные напряжения отсчитывали от отрицательной шины источника питания. Однако следует заметить., что в схемах ПТТЛ обычно

и параллельного включения МОП-транзисторов. В отличие от схем на бипо­ лярных транзисторах в схемах МОПТЛ в качестве нагрузочных резисторов используются открытые МОП-транзисторы. Благодаря этому упрощается технология изготовления ИС и, кроме того, увеличивается плотность разме­ щения, так как МОП-транзистор занимает на подложке меньшую площадь, чем диффузионный резистор.

В логических схемах на МОП-транзисторах отсутствуют элементы (ре­ зисторы, диоды) в цепи связи между выходом одного транзистора и входом другого. Это объясняется высоким входным сопротивлением МОП-транзисто­ ров, которое определяется практически только утечками в изоляции и дости­ гает величины 1012—14 ом.

Как правило, в схемах МОПТЛ используются МОП-транзисторы, рабо­ тающие в режиме обогащения, с каналом p-типа. Для того чтобы открыть та­ кой транзистор, ему на затвор нужно подать достаточно большое отрицатель­ ное напряжение.

Очень высокое входное сопротивление МОП-транзисторов, являясь не­ сомненно их преимуществом, вместе с тем вызывает ряд трудностей при ра­ боте с ними. Напряжение пробоя изоляционного слоя окисла между затво­ ром и каналом обычно лежит в диапазоне 30—50 в. Если на затвор МОПтранзистора попадает более высокое напряжение, то происходит пробой изо­ ляции и транзистор выходит из строя. Поскольку сопротивление затвор — канал может достигать, как было указано, 1012—1014 ом, то даже если источ­ ник напряжения отделен от затвора МОП-транзистора изоляцией с сопро­ тивлением 108— 1010 ом, практически все напряжение источника будет прило­ жено к затвору.

20

Потенциал, до которого может быть заряжено тело человека вследствие трения одежды, контакта с синтетическим полом и т. д., достигает 5000 в при емкости порядка 200 пф. Поэтому прикосновение монтажника к выводам схемы на МОП-транзисторах может вывести ее из строя. В связи с этим мон­ тажник и все монтажные инструменты при работе с ИС на МОП-транзисторах должны заземляться. Перевозка и хранение таких ИС производится в спе­ циальной упаковке, замыкающей между собой их выводы или надежно изо­ лирующей их от внешних потенциалов.

Иногда все входы в логических схемах на МОП-транзисторах соединяют запертыми диодами с общим проводом. Эти диоды называются охранными: при повышении напряжения на затворе они пробиваются (пробой восстанав­ ливаемый) и предотвращают тем самым пробой МОП-транзисторов. Примене­ ние охранных диодов, тренировка в течение нескольких десятков или сотен часов после изготовления, бережное обращение позволяют получить надеж­ ность ИС на МОП-транзисторах почти такой же, как и схем на биполярных триодах.

В смонтированном узле, где все свободные входы непосредственно при­ соединены к шинам питания, а использованные входы соединены с источни­ ком питания через нагрузки или транзисторы других каскадов, опасность пробоя МОП-транзисторов резко уменьшается, и правила обращения с та­ кими узлами могут не отличаться от правил обращения с узлами на бипо­ лярных транзисторах.

Для уменьшения выходного сопротивления схем на МОП-транзисторах инверторы в них могут выполняться на нескольких триодах так, как это показано на рис. 9. Два инвертора в ИС серии К.172 обеспечивают получе­ ние двух выходных сигналов, «И—ИЛИ—НЕ» и «И—ИЛИ».

6. Характеристики логических ИС

Основными параметрами логических интегральных схем являются их быстродействие, потребляемая мощность и напряжение питания, коэффициент объединения по входу, коэффициент разветвления по выходу, устойчивость против внешних воздействий, степень интеграции, надежность, стоимость. В настоящем параграфе будет рассмотрен физический смысл, методы опреде­ ления и типичные значения перечисленных параметров и проведено краткое сравнение типов ИС по этим параметрам.

Быстродействие ИС, как правило, определяется величиной средней за­ держки сигнала (tср). Физический смысл средней задержки можно понять из рис. 10 (на этом рисунке и далее приняты условные обозначения логиче­ ских элементов в соответствии с ГОСТ 2.743—72). Если подать импульс на вход цепочки, состоящей из четного числа, например четырех, последовательно включенных инверторов, то импульс на выходе четвертого инвертора появится с некоторой задержкой. Эта задержка, одинаковая для переднего и заднего

(переход из «0» в «1» t~. Таким образом, средняя задержка на один инвер­

Полученная формула дает основания для определения средней задержки как среднего арифметического значения задержек включения и выключения одного инвертора.

Средняя задержка экспериментально может быть определена, например, с помощью двухлучевого осциллографа. Однако удобнее и потому чаще используется метод определения средней задержки по частоте автоколебаний, возникающих в кольце из нечетного количества инверторов (штриховая линия

21

на рис. 10). Если кольцо содержит п инверторов (ц-нечетное), то период ав­ токолебаний будет

Т = n t + -f- ni~ = 2ntcp.

Соответственно средняя задержка определяется соотношением

Т_

tc‘ср

' 2п 2nf

При определении средней задержки в качестве границ временных ин­ верторов обычно берут точки на фронтах, соответствующие половине пере­ пада напряжения, или точки, соответствующие уровням 0,1 и 0,9 этого пере­ пада. Длительность фронтов импульсов измеряется как промежутки времени, необходимые для спада напряжения от 0,9

ские ИС делятся на сверхбыстродействую­

схемы РТЛ и РСТЛ, в которых задержка вызвана наряду с инерционностью транзи­

те!

г

Рис. 10. Схема соединения инверторов для определения средней задержки распространения сигнала (а) и диаграммы работы этой схемы (б)

сторов еще и временем передачи сигнала на входы транзисторов через рези­ сторы связи. Низкое быстродействие имеют также схемы МОПТЛ, в которых задержка определяется временем заряда входных емкостей транзисторов че­ рез относительно высокоомные сопротивления каналов транзисторов преды­

дущих схем.

Для схем РТЛ и РСТЛ средняя задержка может лежать в диапазоне от 50—100 нсек до 2000 нсек.

Следует заметить, что приводимые в технических данных на логические ИС значения средних задержек обычно определены для наихудшего соче­ тания условий (большое количество присоединенных нагрузок, неблагоприят­ ные значения температуры и напряжения питания и т. д.), так что в реаль­ ных устройствах быстродействие ИС в среднем оказывается более высоким, чем по паспортным данным.

Для упомянутых в предыдущем параграфе ИС серий К114 (РСТЛ) и К.210 (РТЛ) наибольшие средние задержки равны 500—1500 нсек, что гово­ рит о том, что это схемы низкого быстродействия. Логические схемы на МОП-транзисторах имеют среднюю задержку распространения сигнала по­ рядка 100—1500 нсек. Для упомянутых выше схем серии К172 средняя за­

более высокое быстродействие по сравнению со схемами РСТЛ объясняется более быстрой передачей сигнала с выхода предыдущей схемы на вход ин­ вертора последующей. Паразитная емкость схем «И» на многоэмиттерном

22