Файл: Гутников, В. С. Интегральная электроника в измерительных приборах.pdf

Если воспользоваться для построения логической цепи эле­ ментами «НЕ—И», то имеет смысл провести дальнейшее пре­ образование функции следующим образом:

F = x1x2-xrxз-х2х3.

Из последнего выражения видно, что для построения порого­ вой ячейки в данном случае потребуется три двухвходовых и один трехвходовый элемент «НЕ—И». Схема синтезированной логической цепи приведена на рис. 12. Условные обозначения

двух двоичных чисел (а и Ь). Сумма будет, очевидно, равна еди­ нице тогда, когда одно из слагаемых равно единице, а второе — нулю; сигнал переноса должен быть равен единице только в случае, когда оба слагаемых равны единице. В соответствии со сказанным можно, не составляя таблицы функционирования, сразу записать:

S = ab-\-ab\ P = ab.

Эти выражения не поддаются упрощению.

Рис. 13. Схемы полусумматоров

На рис. 13 приведены схемы полусумматоров на элементах, реализующих функции «ИЛИ—НЕ» (рис. 13, а), а также «И—НЕ» и «И—ИЛИ—НЕ» (рис. 13,6) в соответствии со сле­ дующими выражениями:

S = o + 6 + а + а + 6 + 6 ; P = a + b;

S = aba -{-abb ; P = ab.

32

Пример 3. Сумматор. Сумматор, в отличие от полусумма­ тора, должен воспринимать не два, а три входных сигнала: два слагаемых и сигнал переноса с предыдущего разряда.

а-)

Рис. 14. Схемы сумматоров

33

Если воспользоваться для построения логической цепи эле­ ментами «НЕ—И», то имеет смысл провести дальнейшее пре­ образование функции следующим образом:

F = x1x<i -xlx3-х2х3.

Из последнего выражения видно, что для построения порого­ вой ячейки в данном случае потребуется три двухвходовых и один трехвходовый элемент «НЕ—И». Схема синтезированной

двух двоичных чисел (а и Ь). Сумма будет, очевидно, равна еди­ нице тогда, когда одно из слагаемых равно единице, а второе — нулю; сигнал переноса должен быть равен единице только в случае, когда оба слагаемых равны единице. В соответствии со сказанным можно, не составляя таблицы функционирования, сразу записать:

S = a b Jr ab] Р = аЬ.

Эти выражения не поддаются упрощению.

Рис. 13. Схемы полусумматоров

На рис. 13 приведены схемы полусумматоров на элементах, реализующих функции «ИЛИ—НЕ» (рис. 13, а), а также «И—НЕ» и «И—ИЛИ—НЕ» (рис. 13,6) в соответствии со сле­ дующими выражениями:

32

Пример 3. Сумматор. Сумматор, в отличие от полусумма­ тора, должен воспринимать не два, а три входных сигнала: два слагаемых и сигнал переноса с предыдущего разряда.

а)

33

щего параграфа. Поэтому можем сразу написать полученное ранее минимизированное выражение:

Р i = aiP i— 1 + afii ~Ь -Pi _ 1.

Выражения для суммы {Si), записанное исходя из табл. 7, не поддается упрощению:

5 г = а;6гР;_1 + агбД_1 + а; bt Р,-_i + a ibiPi- u

Ha рис. 14,6 и в показаны примеры сумматоров, построен­ ных на элементах «И—ИЛИ—НЕ» и «ИЛИ—НЕ».

9.Схемы сравнения кодов

Внастоящем параграфе мы рассмотрим примеры построения более сложных комбинационных логических цепей, а именно схем сравнения кодов. Подобные схемы довольно часто встре­ чаются в промышленных цифровых приборах и измерительных системах и служат, например, для определения соответствия измеряемого параметра заданному уровню.

Схемы сравнения кодов можно разделить на две группы: схемы, выявляющие совпадение кодов (ВСК), и схемы, выяв­ ляющие большее число (ВБЧ).

Схемы, выявляющие совпадение кодов (схемы ВСК), должны обеспечивать выходной сигнал, равный единице, только в случае полного совпадения сравниваемых кодов. Пусть сравниваются коды а^а2а3. .., ап и blb2b3. .., bn. Совпадение кодов означает равенство чисел во всех разрядах:

Сравнивая два одноразрядных кода, можно, не составляя таб­ лицы функционирования, записать логическую функцию схемы ВСК, основываясь на том, что для совпадения необходимо, чтобы оба кода были равны единице или оба были равны нулю:

R 1 = a1b1~\-a1b1.

Поскольку функция 7?i= ai6i + a161 позволяет выявлять совпа­ дения одноразрядных двоичных кодов, ее называют функцией

логической равнозначности. Соответственно функция Ri = a ^i +

+ П1&1 носит название логической неравнозначности, или суммы по модулю два (такое выражение реализуется для суммы в по­ лусумматоре), или функции «исключающее ИЛИ» (единица на выходе будет тогда, когда присутствует единица на одном или другом входе, но не на обоих входах одновременно). Функция, которую должна реализовать схема ВСК для многоразрядных кодов, может быть записана как конъюнкция функций совпаде­ ния всех разрядов сравниваемых кодов:

34