Файл: Яковлев, В. В. Стохастические вычислительные машины.pdf

2. Стохастические интеграторы на основе структуры с огра­ ниченной памятью. Решающие структуры с ограниченной памятью т. е. структуры, содержащие логические схемы и пассивные или триггерные линии задержки, изучались нами в предыдущей главе. Там мы отмечали, что подобные структуры можно использовать и как интегрирующие (см. стр. 143), допускающие приближенное вычисление определенных интегралов и нахождение решений диф­ ференциальных уравнений при помощи степенных рядов [12].

Пример. Вычислим значения интегрального синуса

Этот ряд сходится при всех значениях X. Следовательно, его можно интегрировать почленно

угп+1 (2га + 1) (2га+ 1) ! +

Подставляя в ряд вместо X конкретные значения переменной, будем получать интересующие нас значения функции.

Эти же вычисления легко выполняются при помощи функцио­ нальных преобразователей вероятность — вероятность. Причем, использование полууниверсальной структуры ФПВВ (рис. 61) позволяет путем несложной перестройки устройства реализовать интегральные преобразования широкого класса. Для этого доста­ точно произвести смену коэффициентов хм структуры.

Если аргумент X изменяется во времени, то на выходе ФПВВ будут также получаться временные функции. При этом с целью уменьшения динамических ошибок время интегрирования в вы­ ходном накопителе должно быть меньше периода наивысшей гармоники X (t).

Интегрирующие структуры с ограниченной памятью могут выполнять также вычисление кратных интегралов.

3. Интеграторы на основе двоичных счетчиков. Обычные двоич­ ные счетчики могут использоваться в режиме интегрирования сто­ хастических последовательностей. Если на вход такого /-разряд­ ного счетчика подаются единичные случайные приращения, то

в случае однолинейного представления информации величина интеграла за время Т будет равна рТ2~1, где р — вероятность появления символа 1 в исходной последовательности.

Схемы интеграторов, построенных на основе счетчиков, отли­ чаются, если применяется ОЛС или ДЛС кодирование. Функцио­ нальные возможности интеграторов могут быть существенно рас­ ширены при введении цепи обратной связи.

20.Интегрирование при однолинейном

идвухлинейном кодировании информации

Блок-схема стохастического интегратора, осуществляющего интегрирование входящих последовательностей р (х) при ДЛС и ОЛС кодирования информации, приведена на рис. 64.

Если машинная переменная X изменяется в интервале 0—1 и применяется ДЛС кодирующая схема, т. е. отсутствует необхо­ димость передачи отрицательных величин, то в схеме на рис. 64 можно применить обычный двоичный счетчик и исключить блок 1.

математическое ожидание содержимого счетчика. Причем для случая стационарного процесса на входе, когда р (хх) = р (х2) = . . .

. . .= р (хп) = р , получим

П

м (С ч > = 2 хф — пр -‘

£=1

Если ГСЧ вырабатывает I независимых случайных последова­

тельностей с вероятностями появления единицы в выходной

А

последовательности р (1) = р (0) = — , то

р (zi) = 2~1М < С ч ) 1= 2~1М (х) = 2~1пр,

где I — разрядность накопителя.

148

Приравняв п2 1 — 1, получим р {zt) = р (а;,), а количество разрядов I определим из равенства

I = log2— = 3,32 lg - L .

Обычная область изменения переменной X лежит в пределах от —1 до + 1 . В этом случае при ДЛС кодировании информации необходимо применить реверсивный счетчик. Входная последова­ тельность р (х) подается по двум линиям в виде р (х) = р (х)х

— р (х)2. Последовательность р (х)г поступает на прямой вход счетчика, а последовательность р (х)2 — на вычитающий вход. Ясно, что для случая стационарных процессов на входах матема­ тическое ожидание содержимого счетчика определится в виде математического ожидания

умножения (п.7), для определения содержимого счетчика и диспер­ сии результата можно воспользоваться соотношениями (2.30) — (2.33).

Эти положения сохраняют свою силу и при однолинейном симметричном кодировании информации. Однако, следует учиты­

сивного счетчика. Блок 1 при этом выполняет функции инвертиро­ вания: на суммирующий вход счетчика подается р (х), а 1 — р (х) подается на вычитающий вход.

1 "4“ X

Для положительных значений Х 0 имеем р (х) = — ^ “ и

Р(х) = -1~2—- и p(z) = l — X 0,

т. е. отрицательные значения в счетчике будут получены в обрат­ ном коде.

149

На рис. 65 приведена одна из практических схем стохастиче­ ского интегратора при ОЛС кодировании информации [32].

Сдвиговый регистр с обратной связью используется здесь в качестве ГСЧ. Приведем наиболее важные оценки, характеризу-

мощью СРОС случайной последовательности двоичных чисел равна

7 F minT I/ К х (г, 0 )

V

1+ 5,2^minT У 2s

где К х (i , 0) — автокорреляционная функция последовательности

Формирование входных и выходных приращений происходит по тем же правилам, что и у параллельных интеграторов, однако последние допускают работу на тактовых частотах в I раз больше, чем у последовательных схем.

Описанные здесь устройства интегрирования цогут быть ис­ пользованы в СтВМ для реализации многих линейных и нелиней­ ных зависимостей, а также для ввода и вывода информации из стохастических машин.

21. Следящие стохастические интеграторы

На рис. 66 приведена блок-схема следящего стохастического интегратора, отличающегося от рассмотренных выше схем нали­ чием цепи обратной связи. По этой цепи сигналы выходной после­ довательности р (z) поступают на реверсивный вход счетчика PC. В случае совпадения в среднем математических ожиданий случай­

1 5 0