Файл: Вопросы технологии машиностроения и радиотехники [сборник статей]..pdf

пах с информацией «Таблицы кодов», в соответствии с которой проводилась прошивка кодовых проводов. При сверке каждого разряда считанного слова с каждым разрдом слова в «Таблице кодов» адрес считанного слова должен совпадать с номером слова таблицы. Кроме значительной затраты времени недостат­ ком такого способа проверки информации является зависимость результата от субъективной оценки оператора.

Рис. 1. Блок — схема пульта проверки блоков памяти ПЗУ методом сравнения с эталоном:

а, б. — проверяемый и эталонный блоки памяти,

Процесс проверки можно автоматизировать, применяя метод сравнения с информацией на перфоленте или способ сравнения информации проверяемого блока памяти с эталонным блоком памяти. Сравнение информации проверяемого и эталонного бло­ ков памяти можно проводить на выходных обмотках разрядных запоминающих трансформаторов блоков памяти, если обмотки соответствующих разрядов соединить параллельно и 'встречно (начало одной соединить с концом другой), а результирующий сигнал подать через разрядный усилитель на схему формирова­ ния ошибки, (^равнение информации на самом начальном этапе проектирования устройства сокращает электронное оборудова­ ние и упрощает схему. К тому же значительно сократится время

128

и повысится точность проверки, если сравнение и перебор слов выполнять, на чистоте работы ПЗУ (330 кгц).

На рис. 1 представлена блок-схема быстродействующего пуль­ та для проверки блоков памяти ПЗУ методом сравнения с эта­ лоном. Блоки памяти на рисунке условно обозначены числовой линейкой ферритов с диодом матрицы. Различный наклон ферри­ тов в блоках означает, что при прохождении импульса тока по кодовому проводу сигнал «1» будет считываться с. каждого бло­ ка различной полярности. Линии, соединяющие блоки между со­ бой, заменяют связь между выходными обмотками трансформа­ торов блоков, обмотки соединяются противофазно.

Выходные обмотки соединяются ^акже со входами усилите­ лей воспроизведе’ния. Если на выходах блоков памяти появляет­ ся некомпенсированный сигнал, то усилитель соответствующего разряда, имеющий в качестве оконечного каскада триггер, уста­ навливается в положение «1» и при этом загорается лампочка соответствующего разряда слова. Кроме этого под действием единичного уровня напряжения на разрядном усилителе выра­ батывается сигнал «Ошибка», который запрещает изменение ад­ реса на счетчике. При этом фиксируется код на счетчике, по которому с учетом положения-переключателя В1 определяется адрес ячейки памяти с обнаруженной ошибкой. После регистра­ ции адреса ячейки памяти, в которой обнаружена ошибка, гене­ ратор одиночного импульса ГОИ после нажатия кнопки (на ри­ сунке не показана) вырабатывает импульс, который изменяет адрес счетчика на единицу, минуя запрет от инвертора «Ош». Код со счетчика поступает на дешифратор. Выходами дешифра­ тора являются ключи БКл, которые стробируются импульсом длительностью 1,6 мксек с синхронизатора. При изменении кода на счетчике выбирается следующая шина диодного дешифрато­ ра блока памяти (из шин, управляемых ключами). По сигналу синхронизатора с генератора тока выборки БГТВ и его выходно­ го каскада БВК вырабатывается импульс тока длительностью 0,65 мксек, который подается по следующей цепи: прецизионные сопротивления R, переключатель В1, кодовые провода в проверя­ емом и эталонном блоках памяти и выбранный открытый ключ дешифратора. Сопротивления R установлены для получения рав­ ных токов возбуждения в кодовых проводах сравниваемых бло­ ков памяти. Если проверяемая информация совпадает с эталон­ ной, то некомпенсированные сигналы с выходных обмоток бло­ ков памяти отсутствуют и усилители воспроизведения остаются в состоянии «О» (перед приемом информации с разрядных тран­ сформаторов усилители в каждом цикле сбрасываются в «О» от импульса синхронизатора). При протекании тока по кодовому проводу возбуждаются все 88 трансформаторов числовой линей­ ки, на усилители же принимается только 44 разрядная информа­ ция одного слова. Выбором слова с числовой линейки управляет младший разряд счетчика адреса (этот разряд неиспользуется

для выбора ключей дешифратора). Под воздействием высокого уровня напряжения на одном из плеч триггера младшего разря­ да счетчика вырабатывается разрешающий сигнал для одного из двух входов усилителя воспроизведения. Генератор тактовых импульсов вырабатывает серии сигналов, управляемые счетчиком и задающие цикл работы пульта, аналогичный циклу реального устройства ПЗУ.

Электрическая принципиальная схема пульта состоит из счет­ чика на 5 разрядов и дешифратора на 16 выходов, узла воспроиз­ ведения, узла управления и синхронизации, а также узла сигна­ лизации и питания. Питание^схемы осуществляется от источников постоянного напряжения . —27 е; —6,3 в; +6,3 в, принятых в АСВТ. Пульт выполнен на стандартных логических блоках си­ стемы АСВТ.

В счетчике использованы основные и дополнительные триг­ геры как это необходимо при использовании потенциальных эле­ ментов. Со стандартного диодного дешифратора импульсы пода­ ются на инверторы, обеспечивающие нагрузку в 12 стандартных входов. Инверторы работают на специальные ключи БКл—8, по­ зволяющие пропускать ток до 200 ма. Импульс тока генератора может достигать величины 200 ма. Ток в кодовом проводе равен 45 ма, что при 30—витковой вторичной обмотке трансформатора обеспечивает ток 0,45 ма при нагрузке 20 ом входного сопротив­ ления усилителя. Частота возбуждения блоков памяти равна 330 кгц. Длительность импульса с усилителя воспроизведения типа БУВ—ЗБ равна примерно 2 мксек, амплитуда — « —6,3 в». Схема объединения выходов усилителей БУВ (схема формирова­ ния сигнала «Ошибка») построена ца стандартах диодных бло­ ках БД—3 и инверторах типа БИ—3. Генератор импульсов соб­ ран на трех инверторах и двух элементах блока линий задержек, соединенных в кольцо.

В заключение следует отметить, что действующий макет пуль­ та с автоматизацией процесса проверки носителей информации постоянных запоминающих устройств позволили сократить вре­ мя проверки одного носителя примерно в 50 раз. Последнее под­ тверждает целесообразность использования способа сравнения информации проверямого блока памяти с эталонным при проек­ тировании устройств, аналогичных рассмотренному в настоящей работе.

ЛИТЕРАТУРА

' 1. Агрегатная система средств вычислительной техники, ЦНИИТЭИ при­ боростроения, М.-, 1968.

2. М е д в е д е в В. А. Устройство для проверки, блоков памяти посто

г

1.3р

/

УРЯДОВ А. А.

РЕАКЦИЯ СОВМЕСТНОЙ СИСТЕМЫ ФАЗОВОЙ АВТОПОДСТРОЙКИ

И ВНЕШНЕЙ СИНХРОНИЗАЦИИ НА ИЗМЕНЕНИЕ ФАЗЫ ЭТАЛОННОГО СИГНАЛА

Рассматривается линейная модель совместной си­ стемы фазовой автоподстройки частоты ФАПЧ и внеш­ ней синхронизации. По величине шумовой полосы опре­ деляются фильтрующие свойства совместной системы. Библ. 3.

В реальных системах фазовой автоподстройки частоты поми­ мо действия на подстраиваемый генератор петли автоподстройки имеет место проникновение эталонного сигнала по высоко­ частотным цепям в колебательную систему подстраиваемого ге­ нератора. В данном случае имеет место внешняя синхронизация подстраиваемого генератора эталонным сигналом, действующая совместно с системой фазовой автоподстройкй частоты.

Совместной действие ФАПЧ и внешней синхронизации ис­ следовалось в работах [1]; [3], в которых выведено основное уравнение совместной системы, а также оценена длительность переходных процессов.

В настоящей работе оценим фильтрующие свойства совмест­ ной системы фазовой автоподстройки частоты и внешней синхро­ низации, в петле обратной связи которой имеется интегрирую­ щий фильтр.

Как указывалось в [1], совместная система ФАПЧ и внешней синхронизации эквивалентна системе ФАПЧ в петле обратной связи который стоит пропорционально — интегрирующий фильтр.

Параметры эквивалентной системы ФАПЧ определяются сле­ дующими выражениями:

К — операторный коэффициент передачи пропорционально — интегрирующего фильтра

®дэКэ(р) cos Фет

Заменяя оператор p на /со, получим комплексную передаточ­ ную функцию девиации фазы системы Wi (/<b), модуль которой будет соответствовать частотной характеристике системы

(5).

где:

Тсу = cos~ Фст>

Qy + QBB

Ту — Т (Q y + Q BB).

Шумовая полоса системы, которая определяет фильтрующие свойства при малых (по уровню) флуктуациях эталонного сиг­ нала, определяется по формуле, известной из [2]

Интересно отметить, что минимум величины шумовой полосы совместной системы ФАПЧ и внешней синхронизации наблюда­

ется при соотношении полос синхронизации и удержания равном

1

Это значит, что подбирая оптимальным образом параметры совместной системы ФАПЧ и внешней синхронизации можем обе­ спечить минимум величины шумовой полосы, которая значи­ тельно меньше шумовой полосы системы ФАПЧ с интегрирую­ щим фильтром в петле обратной связи.

Например, при параметрах системы ФАПЧ:

Т = К)-5 сек;

Яу— 5-106гц

и оптимальном значении величины полосы синхронизации равной

^вво = 6 - 105 гц

•Д1ум.овая полоса совместной системы ФАПЧ и внешней син­ хронизации, определяемая выражением (6) равна

132