Файл: Мясников, В. А. Программное управление оборудованием.pdf

Рис. 101. Упрощенная блок-схема вычислительного комплекса с общей шиной:

МРА — модуль расширения арифметики; НМД — накопитель на магнитных дисках; УВАС —■устройство ввода аналоговых сигналов; УВДС — устройство ввода дискретных сигналов; УВКУ — устройство выдачи команд управления; СПР — система прерываний; УВПЛ — устройство ввода с перфоленты; УВДПЛ — устройство выдачи на перфоленту, УВВПМ — устройство ввода-вывода на печатающую ма­ шинку; АКЭП — абонентский комплекс экранных пультов

Рис. 102. Блок-схема вычислительного комплекса с несколькими шинами.

Обозначения те же, что и на рис. 101

оперативной памяти п обращаться к ним с помощью инструкций обращения к памяти. Таким образом, специальные инструкции ввода-вывода становятся ненужными.

Достоинство принятой схемы обращения к ВНУ состоит в том, что процессор может оперировать данными из регистров внешних устройств непосредственно, без предварительной пересылки их в память, используя для этого весь список инструкций и все воз­

Данные могут передаваться из одного буферного регистра в дру­ гой через общую шину, обходя центральный процессор (его реги­ стры) полностью. Благодаря этому возникают не все прерывания и общая производительность процессора увеличивается.

Все устройства комплекса в том числе процессор, подключаются к соответствующим проводам общей шины параллельно, как пока­ зано на рис. 103. Большинство проводов шины служит для двусто­ ронней передачи сигналов. Это означает, что входные провода могут действовать и в качестве выходных, поэтому один и тот же регистр внешнего устройства может использоваться как для ввода, так и для вывода данных. Небольшая часть проводов предназна­ чается для односторонней передачи сигналов и используется в схеме анализа приоритетов устройств.

Обмен между любой парой устройств, подключенных к общей шине, производится по принципу задатчик—исполнитель. При этом только одно устройство может управлять шиной. Это устройство именуется задатчиком. Задатчик всегда управляет работой шины при обмене данными с другим устройством — исполнителем. Ти­ пичным примером такой взаимосвязи является выборка процессо-

190

ром (задатчик) инструкции из памяти (последняя — всегда испол­ нитель).

Процесс взаимодействия устройств по принципу задатчик—ис­ полнитель чрезвычайно гибок: шина может динамично переходить в распоряжение других задатчиков, подключенных к ней. Напри­ мер, процессор, будучи задатчиком, может передавать управление шиной накопителю на дисках, который становится новым задатчи­ ком и устанавливает связь с одним из подчиненных ему модулей оперативного ЗУ.

Каждое внешнее устройство комплекса подключается к общей шине через интерфейсный блок (блок сопряжения), обеспечиваю­ щий: подключение устройства к соответствующим магистралям общей шины при вызове его адреса; выполнение команд по под­ готовке его к работе с посылкой сигнала запроса (готовности) в ли­ нию связи; формирование адреса вектора внешнего устройства; выполнение операций по приему или выдаче информации; управле­ ние прерываниями и операциями шины; формирование сигнала о неисправности и т. д.

Каждый интерфейсный блок устройства, могущего быть задат­ чиком, состоит из блока дешифрации номера устройства (и адресов регистров), блока управления шиной и прерываниями и блока ре­ гистров внешнего устройства.

Интерфейсный блок исполняющего устройства (например, модуля ОЗУ) не содержит блока управления шиной и прерыва­ ниями.

Блок регистров внешнего устройства минимально содержит буферный регистр данных (БРД) (16 или 8 двоичных разрядов) и регистр управляющего слова (РУС), т. е. регистр функций управ­ ления и состояния устройства. Разрядность РУСа определяется функциями устройства и может быть от 2 до 8 (или 16) двоич­ ных разрядов.

Управление внешними устройствами

Чтобы иметь прямой доступ к регистрам внешних устройств со стороны программ, им присвоены адреса ячеек оперативной па­ мяти. Таким образом, с помощью любой инструкции обращения к памяти можно обратиться и к любому регистру внешнего уст­ ройства и выполнять ту операцию, которая определена кодом опе­ рации инструкции. Например, над содержимым регистра данных могут быть прямо выполнены все арифметические операции, пре­ дусмотренные инструкциями процессора.

Управление работой внешнего устройства выполняется сле­ дующим образом. Регистру управляющего слова присваивается адрес, а отдельные разряды в этом регистре закрепляются за определенными функциями и установка соответствующих разрядов в регистре может вызывать, таким образом, выполнение операций управления.

191

Например, операция управления, по которой устройство ввода с перфоленты начинает считывать информацию с ленты, осущест­ вляется установкой одного разряда (разряд запуска считывающего устройства) в регистре управляющего слова устройства. Для этой цели могут использоваться такие инструкции, как ПЕРЕСЫЛКА.

Управление условиями состояния также осуществляется функ­ циональным назначением разрядов внутри этого регистра и состоя­ ние устройства может быть проверено с помощью инструкций ОПРОС, ВЫДЕЛЕНИЕ и СРАВНЕНИЕ.

Принципиально число регистров, которые может иметь устрой­ ство, ничем не ограничено, что обеспечивает большую гибкость в выборе структуры периферийного оборудования и его управле­ ния.

Система приоритетных прерываний

Так как процессор и все внешние устройства, имеют общую пишу, то вопрос о том, какому устройству занять ее, решается системой приоритетного прерывания процессора. Каждому уст­ ройству, подключенному к шине, которое может становиться задат­ чиком, присваивается определенный приоритет.

Имеется пять уровней приоритета, каждый из которых имеет свою линию (провод) запроса на прерывание от всех внешних устройств этого уровня и свой провод разрешения прерывания (занятия шины). К каждому из приоритетных уровней может быть подключено любое число внешних устройств. Среди них более высокий приоритет получают устройства, расположенные ближе к процессору.

По отношению к шине процессор рассматривается так же, как внешнее устройство, но с изменяемым приоритетом (тогда как при­ оритеты внешних устройств фиксированы). Уровень приоритета процессора задается тремя разрядами слова, описывающего его состояния, и может изменяться программно.

Обычно процессор имеет самый низкий приоритет, так что внешнее устройство любого приоритетного уровня может вызвать прерывание его работы. Но если приоритет процессора изменится на более высокий, то запреты на прерывания от внешних устройств этого уровня и ниже окажутся заблокированными. Внешний при-' оритетный уровень, называемый внепроцессорным, не может быть заблокирован процессором.

В общем виде процесс установления приоритета происходит следующим образом. Пусть шина используется процессором, когда три устройства, все с более высоким приоритетом, чем процессор, выдают запросы на занятие шины. Если эти устройства имеют раз­ личные уровни приоритета, процессор разрешит управление ши­ ной тому из них, которое обладает самым высоким приоритетом. Если же уровни приоритета одинаковы, то все три сигнала запроса приходят к процессору по одному общему проводу смешанными,

192